<var id="fnfpo"><source id="fnfpo"></source></var>

<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em><em id="fnfpo"><acronym id="fnfpo"></acronym></em>

<th id="fnfpo"><track id="fnfpo"></track></th>

<progress id="fnfpo"><track id="fnfpo"></track></progress>

<tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

立即注冊登錄

電子工程網新聞新品文章下載視頻工具論壇研討會空間

mygod22的個人空間 http://www.portaltwn.com/space-uid-85252.html [收藏] [復制] [RSS]

博客

modelsim仿真差錯流程

已有 1636 次閱讀2013-9-8 23:28 |個人分類:FPGA

modelsim仿真差錯流程總結，防止忘記

首先，建立恰當的testbench在modelsim中進行仿真

其次，結合RTL模型，從第一個模塊開始查信號，排除第一個模塊的錯誤

然后查第二個RTL模塊的信號，直至查到最后一個模塊的信號。

收藏邀請舉報

全部作者的其他最新博客

評論 (0 個評論)

mygod22

關于我們 - 服務條款 - 使用指南 - 站點地圖 - 友情鏈接 - 聯系我們
電子工程網 © 版權所有京ICP備16069177號 | 京公網安備11010502021702

返回頂部

精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷