<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • 電子工程網

    標題: 新手求助 [打印本頁]

    作者: li311    時間: 2013-3-15 10:34
    標題: 新手求助
    下面是CRC校驗碼產生程序,求大神解釋它是怎么實現他的功能的。我研究兩天了都沒搞明白。
    module CRC16_SER(
        Reset,Gclk,Soc,Data_in,Crc_out);
             input Reset,Gclk,Soc,Data_in;
             output[15:0] Crc_out;
             wire Reset,Gclk,Soc,Data_in;
             reg[15:0] Crc_out;
             reg Temp;
             integer i,j,k,l;
             parameter U_DLY=1;
             always@(posedge Reset or posedge Gclk)
          begin
           if(Reset)
             Crc_out<=#U_DLY 16'b0;
           else if(Soc==1'b1)
             Crc_out<=#U_DLY 16'b0;
            else
              begin
                Temp=Data_in^Crc_out[15];
                for(j=15;j>12;j=j-1)
                   Crc_out[j]<=#U_DLY Crc_out[j-1];
                 Crc_out[12]<=#U_DLY Temp^Crc_out[11];
                 for(k=11;k>5;k=k-1)
                    Crc_out[k]<=#U_DLY Crc_out[k-1];
                  Crc_out[5]<=#U_DLY Temp^Crc_out[4];
                  for(l=4;l>0;l=l-1)
                     Crc_out<=#U_DLY Crc_out[l-1];
                   Crc_out[0]<=#U_DLY Temp;
    end
    end                                       


    endmodule

    作者: lelee007    時間: 2013-3-17 00:52
    有什么看不懂?哪兒看不懂?

    這個應該是仿真的代碼,for是不能綜合的語句哈

    看不懂我估計是對verilog語法不熟吧,呵呵,這個只能先把這些基本問題搞定再說了
    作者: 老郭    時間: 2013-3-18 11:45
    謝謝lelee!
    作者: hebangoe    時間: 2013-4-6 14:17
    謝謝你




    歡迎光臨 電子工程網 (http://www.portaltwn.com/) Powered by Discuz! X3.4
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷