<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>

  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
    

    • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>
  • 

    電子工程網
    
標題: 如何處理實際布線中的一些理論沖突的問題 [打印本頁]
    

    
作者: kdyhdl    時間: 2016-11-14 17:47
    
標題: 如何處理實際布線中的一些理論沖突的問題
    1、如何處理實際布線中的一些理論沖突的問題 
    
問：在實際PCB設計布線中，很多理論是相互沖突的； 
    
例如： 1、處理多個模/數地的接法：理論上是應該相互隔離的，但在實際的小型化、高密度布線中，由于空間的局限或者絕對的隔離會導致小信號模擬地走線過長，很難實現理論的接法。
    
我的做法是：將模/數功能模塊的地分割成一個完整的孤島，該功能模塊的模/數地都連接在這一個孤島上。再通過溝道讓孤島和“大”地連接。不知這種做法是否正確？ 
    
2、理論上晶振與CPU的連線應該盡量短，由于結構布局的原因，晶振與CPU的連線比較長、比較細，因此受到了干擾，工作不穩定，這時如何從布線解決這個問題？諸如此類的問題還有很多，尤其是高速PCB布線中考慮EMC、EMI問題，有很多沖突，很是頭痛，請問如何解決這些沖突？ 
    
挺頭疼的，希望大神們能給出具體的解決方法，或者建議。
    

    

    

    

    

    
作者: 13276991415    時間: 2017-1-12 05:31
    
想知道也
    
作者: kdyhdl    時間: 2017-1-13 09:28
    

    13276991415 發表于 2017-1-12 05:31 
    
想知道也

    
求PCB設計大神給解決呢




    

    

    歡迎光臨 電子工程網 (http://www.portaltwn.com/)

Powered by Discuz! X3.4
    


精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷