電子工程網

標題: 鎖相環（PLL）電路調試經驗 [打印本頁]

作者: 電子玩博會 時間: 2011-8-13 20:07
標題: 鎖相環（PLL）電路調試經驗
最近有朋友詢問鎖相環（PLL）電路調試經驗，在這里把自己以前一些調試經驗和大家分享，如有不妥請指出。

做通信類的同學一定少不了做鎖相環電路，原因就不說了，大家明白的。

鎖相環屬于閉環反饋電路，籠統的說，包括鎖相環控囗制芯片，環路濾波器和VCO（壓控振蕩器）部分。

現在常用的PLL芯片一般有DIP開關控囗制和SPI控囗制兩種，DIP控囗制的已經不多見，例如MC145151和MC145163，現在使用最多的是例如MC145158 MB1504 MB1507 ADF4110等芯片，其中MB1504屬于經典的吞除計數式PLL，可以用簡單辦法實現較大分頻值，在通信領域廣泛采用，屬于早期芯片。而ADF4110屬于后期增強型PLL芯片，在電荷泵充放電控囗制，相位噪聲抑制方面和功耗控囗制方面比較優秀，但編程稍微復雜。在選擇器件時可以參考。

在參考頻率方面，用普通晶振就可以了，我一般用4M晶振，這樣干擾會小些。

環路濾波器，一般情況下我們用ADISIMPLL軟件可以設計出常用環路濾波器，如果PLL芯片的電荷泵輸出電壓最大變化范圍能滿足控囗制PLL輸出需要的頻率變化范圍，則環路濾波器可以不用運放，使用RC網絡即可；如果需要大范圍變化，需要提高VCO控囗制電壓時，可以考慮使用外接運放的濾波器。

VCO，很多同學按照參考書上提供的經典中的經典芯片MC16囗48制囗作，效果不錯。我個人是沒用過這款芯片，一般都是用三極管自己搭建，效果也不差。至于采用哪種VCO，看實際情況，不過建議大家用三極管搭建一個測試，以備以后使用。

作者: wccd 時間: 2012-3-9 00:39
好經驗，謝謝。

作者: daizhi1970 時間: 2012-7-15 05:58
O(∩_∩)O謝謝

作者: peter001 時間: 2012-7-28 22:02
要設計好的PLL 要關注很多指標的

作者: spy007868 時間: 2013-11-25 09:45
復制下來�。。。。。。。。。�！我自己好好學習�。。。。。。。。。。。�！

謝謝.jpg (8.65 KB)

歡迎光臨電子工程網 (http://www.portaltwn.com/)

精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷