<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • 電子工程網

    標題: CPLD程序求助:到fit這一步編不過去了 [打印本頁]

    作者: yulanxin    時間: 2012-7-12 22:31
    標題: CPLD程序求助:到fit這一步編不過去了
    初學CPLD,編個接收1553B數據的小程序。前面綜合,翻譯都通過了,就是到映射過不去,編譯的結果總是報同樣的錯誤,如下:Mapping a total of 236 equation into 16 function blocks
    Error:CPLD:892  Cannot place signal init_reg<1>.Consider reducing the collapsing input limit or the product term limit to prevent the fitter from creating high input and / or high product term functions.

    CPLD:868 Cannot fit the design into any of the soecified devices with the selected implementation options.

    注:init_reg<1>是我定義的一個中間信號。先前編譯的時候是報另一個中間信號dout<6>存在這類錯誤,因dout信號與一個雙向端口有關系,對雙向端口增加了一個三態的信號的處理,后來再編譯就換成init_reg<1>這個信號有錯了。

    這兩個錯誤到底什么意思呢?怎么改呢?請高手指教,不勝感激。
    作者: McuPlayer    時間: 2012-7-13 00:16
    換個資源多的device
    作者: Airy39    時間: 2012-7-14 01:10
    同意樓上,貌似是資源不夠
    作者: mbl88888888    時間: 2012-7-14 05:24
    是不是你這個中間信號init_reg<1>前后的數據格式不正確或者不一致,或者數據流向有沖突,導致的?




    歡迎光臨 電子工程網 (http://www.portaltwn.com/) Powered by Discuz! X3.4
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷