<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>
<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
<th id="fnfpo"><track id="fnfpo"></track></th>
<progress id="fnfpo"><track id="fnfpo"></track></progress>
<tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>
電子工程網
標題:
三段式狀態機 求助
[打印本頁]
作者:
109010118
時間:
2012-7-26 23:12
標題:
三段式狀態機 求助
在用verilog寫三段式代碼時，其中一個組合邏輯短路用來控制狀態機的輸出。每個狀態都要對輸出信號賦值，是為了防止生成鎖存器。如果我已經在每個狀態中，都把輸出信號賦值了，那這些信號是不是對應的生成寄存器了？還是什么？
always @（*）
begin
。。。
end
在always塊內賦值的變量是reg型的，不一定都是寄存器嗎？
歡迎光臨 電子工程網 (http://www.portaltwn.com/)
Powered by Discuz! X3.4
精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷