<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • x
    x
    查看: 3567|回復: 0
    打印 上一主題 下一主題

    以小博大 Cortex-A15的大小核戰略

    [復制鏈接]
    跳轉到指定樓層
    樓主
    發表于 2013-3-18 13:41:56 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
    關鍵詞: Cortex-A15
        改良架構大幅提升性能
        雖然Cortex-A15和Cortex-A9的指令集均為ARMv7-A,但前置卻憑借改進的架構實現了性能的大幅飛躍。首先,在ARM多核處理器中,單核心內所配置的解碼引擎決定了每個時鐘周期執行命令的效率。典型的A9架構每個核心配置了2個解碼引擎,而典型A15架構每個核心的解碼引擎數量則提升到了3個,這意味著其每周期可以處理三條指令,指令解碼效率比A95提升了33%。

        浮點運算能力決定了處理器的多媒體性能。典型A9架構的浮點單元都是由1個VFPv3浮點引擎和1個NEON多媒體指令引擎組成,而典型A15架構則是由2個VFPv4浮點引擎(支持IEEE 754浮點規范,性能大約是VFPv3的2倍)和2個NEON多媒體指令引擎組成,這又是領先A9架構的優勢所在。

        此外,A15架構的指令寬度也從A9的64bit大幅度提升到128bit,可以支持8條指令分派(A9僅支持4條),而且還專門為VFP和NEON單元分別設置了指令分派端口,極大改善了A9架構因分派端口較少而容易引發的浮點指令擁堵的情況。根據附表可見,A15所支持的ISA也要比A9更為豐富,以其中大物理地址擴展功能為例,可以讓A15架構處理器訪問最大 1TB 內存(硬盤),可能在手機和平板上這個功能不算啥,但如果將處理器用在PC平臺,能否支持1TB存儲空間的這一參數可就很重要了。

    主要參數對比
    Cortex-A9
    Cortex-A15
    指令集
    ARMv7-A
    ARMv7-A
    性能等級
    2.5 DMIPS/MHz
    3.5DMIPS/MHz
    多核
    1~4核
    可以實現多個處理器群
    ISA支持
    ARM
    Thumb-2
    Jazelle DBX 和 RCT
    DSP擴展
    高級 SIMD NEON 單元(可選)
    浮點單元(可選)
    ARM
    Thumb-2
    Jazelle RCT
    DSP & SIMD 擴展
    NEON 高級 SIMD
    TrustZone 安全技術
    VFPv4 浮點
    硬件虛擬化支持
    大物理地址擴展 (LPAE)

        “大小核”戰略顯著改善功耗
        經過一番架構上的改良,讓Cortex-A15的性能達到了3.5DMIPS/MHz,較Cortex-A9的2.5DMIPS/MHz提升了40%。但根據半導體不變的定律,在生產工藝不變的前提下,功耗肯定要和性能成正比。指望生產工藝可以從40nm/32nm快速過渡到28nm/22nm肯定是不現實的,于是ARM想出了“大小核”的戰略,也就是所謂的big.LITTLE技術。

        NVIDIA曾在Tegra 3處理器中引入了“4+1”的協核心技術,即除了4顆最高可達1.4GHz的Cortex-A9核心之外,還在CPU內部加入了一枚500MHz的協核心,在待機和音樂播放等低負載工作時關閉4顆主力核心,切換到協核心模式來節省電力。而big.LITTLE,則是ARM官方提出了一種類似Tegra 3協核心技術的解決方案。但與Tegra 3不同之處在于,big.LITTLE已經從 “協核心”概念過渡到了“協處理器群”(由多個處理器核心組成)的概念。

        簡單來說,big.LITTLE是一種可以將Cortex-A15處理器群和Cortex-A7處理器群打包在一個核心內的技術,二者擁有完全相同的指令、數據類型和尋址模式,并且它們能夠產生相同的結果,并可以根據系統當前的負載情況進行快速的切換。未來的四核Cortex-A15處理器很可能都是由雙核A15+雙核A7組成,而八核Cortex-A15處理器則是四核A15+四核A7,其中A15就好比Tegra 3的主力核心,而A7就是Tegra 3的協核心。

        小提示
        Cortex-A7是由Cortex-A15架構簡化而來,性能和Cortex-A9接近,但功耗卻大幅降低。

        打個比方,我們將汽車所用的汽油比作手機的電池。Tegra 3中的協核心好似汽車的電瓶,最多只夠照明和聽音響使用(不費油),但讓汽車跑起來的還是耗費汽油的發動機(費油)。Cortex-A15引入的big.LITTLE技術就好比油電混合發動機,Cortex-A15處理器群就是耗油的部分,而Cortex-A7處理器群則是用電的部分,汽車在城市或是跑高速時(上網、聽音樂、看高清視頻、玩普通3D游戲)靠電力驅動就足夠了,只有爬坡或超車(玩大型3D游戲)等需要急加速時才會輪到汽油驅動,你說能不省油嗎?
       


        雖然ARM處理器的性能和英特爾X86處理器還存在非常大的差距,但在手機和平板電腦這類移動市場,即使是四核A9處理器都出現了性能過剩的苗頭。但憑借big.LITTLE大小核戰略,讓Cortex-A15可以輕松實現高性能和低功耗的平衡。毫無疑問,2013年將成為“雙核A15雙核A7”或“四核A15四核A7”的天下,ARM以小搏大的戰爭才剛剛開始。
    本文轉自:http://www.topeet.com

    您需要登錄后才可以回帖 登錄 | 立即注冊

    本版積分規則

    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷