<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • 賽靈思的UltraScale架構 - 業界首款ASIC級可編程架構

    發布時間:2014-1-10 13:09    發布者:eechina
    關鍵詞: UltraScale , ASIC

    賽靈思今天正式宣布了業界首款20nm器件開始投片。這是繼28nm賽靈思連續取得多項業界領先創新之舉之后,再次引領業界技術潮流的體現。本視頻將向您介紹業界首款ASIC級的可編程架構——UltraScale。通過該架構可從20nm平面晶體管結構 (planar)工藝向16nm乃至FinFET晶體管技術擴展,從單芯片(monolithic)到3D IC擴展。它不僅能解決整體系統吞吐量擴展限制的問題和時延問題,而且直接應對先進節點芯片性能方面的最大瓶頸問題——互連。
    本文地址:http://www.portaltwn.com/thread-125575-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • Dev Tool Bits——使用MPLAB® Discover瀏覽資源
    • Dev Tool Bits——使用條件軟件斷點宏來節省時間和空間
    • Dev Tool Bits——使用DVRT協議查看項目中的數據
    • Dev Tool Bits——使用MPLAB® Data Visualizer進行功率監視
    • 貿澤電子(Mouser)專區

    相關視頻

    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷