<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • x
    x

    內存大討論:DDR4,DDR3,DDR2,DDR1及SDRAM各有何不同?

    發布時間:2015-8-26 11:16    發布者:designapp
    關鍵詞: 內存 , DDR4 , DDR3 , SDRAM


    SDRAM(Synchronous Dynamic Random Access Memory):為同步動態隨機存取內存,前綴的Synchronous告訴了大家這種內存的特性,也就是同步。1996年底,SDRAM開始在系統中出現,不同于早期的技術,SDRAM是為了與中央處理器的計時同步化所設計,這使得內存控制器能夠掌握準備所要求的數據所需的準確時鐘周期,因此中央處理器從此不需要延后下一次的數據存取。舉例而言,PC66 SDRAM以66 MT/s的傳輸速率運作;PC100 SDRAM以100 MT/s的傳輸速率運作;PC133 SDRAM以133 MT/s的傳輸速率運作,以此類推。

    SDRAM亦可稱為SDR SDRAM(Single Data Rate SDRAM),Single Data Rate為單倍數據傳輸率,SDR SDRAM的核心、I/O、等效頻率皆相同,舉例而言,PC133規格的內存,其核心、I/O、等效頻率都是133MHz。而Single Data Rate意指SDR SDRAM在1個周期內只能讀寫1次,若需要同時寫入與讀取,必須等到先前的指令執行完畢,才能接著存取。

    DDR SDRAM(Double Data Rate SDRAM):為雙信道同步動態隨機存取內存,是新一代的SDRAM技術。別于SDR(Single Data Rate)單一周期內只能讀寫1次,DDR的雙倍數據傳輸率指的就是單一周期內可讀取或寫入2次。在核心頻率不變的情況下,傳輸效率為SDR SDRAM的2倍。第一代DDR內存Prefetch為2bit,是SDR的2倍,運作時I/O會預取2bit的資料。舉例而言,此時DDR內存的傳輸速率約為266~400 MT/s不等,像是DDR 266、DDR 400都是這個時期的產品。

    DDR2 SDRAM(Double Data Rate Two SDRAM):為雙信道兩次同步動態隨機存取內存。DDR2內存Prefetch又再度提升至4 bit(DDR的兩倍),DDR2的I/O頻率是DDR的2倍,也就是266、333、400MHz。舉例:核心頻率同樣有133~200MHz的顆粒,I/O頻率提升的影響下,此時的DDR2傳輸速率約為533~800 MT/s不等,也就是常見的DDR2 533、DDR2 800等內存規格。

    DDR3 SDRAM(Double Data Rate Three SDRAM):為雙信道三次同步動態隨機存取內存。DDR3內存Prefetch提升至8 bit,即每次會存取8 bits為一組的數據。DDR3傳輸速率介于 800~1600 MT/s之間。此外,DDR3 的規格要求將電壓控制在1.5V,較DDR2的1.8V更為省電。DDR3也新增ASR(Automatic Self-Refresh)、SRT(Self-Refresh Temperature)等兩種功能,讓內存在休眠時也能夠隨著溫度變化去控制對內存顆粒的充電頻率,以確保系統數據的完整性。

    DDR4 SDRAM(Double Data Rate Fourth SDRAM):DDR4提供比DDR3/ DDR2更低的供電電壓1.2V以及更高的帶寬,DDR4的傳輸速率目前可達2133~3200 MT/s。DDR4 新增了4 個Bank Group 數據組的設計,各個Bank Group具備獨立啟動操作讀、寫等動作特性,Bank Group 數據組可套用多任務的觀念來想象,亦可解釋為DDR4 在同一頻率工作周期內,至多可以處理4 筆數據,效率明顯好過于DDR3。 另外DDR4增加了DBI(Data Bus Inversion)、CRC(Cyclic Redundancy Check)、CA parity等功能,讓DDR4內存在更快速與更省電的同時亦能夠增強信號的完整性、改善數據傳輸及儲存的可靠性。

    本文地址:http://www.portaltwn.com/thread-152677-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • EtherCAT®和Microchip LAN925x從站控制器介紹培訓教程
    • MPLAB®模擬設計器——在線電源解決方案,加速設計
    • 讓您的模擬設計靈感,化為觸手可及的現實
    • 深度體驗Microchip自動輔助駕駛應用方案——2025巡展開啟報名!
    • 貿澤電子(Mouser)專區

    相關視頻

    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷