基于MicroBlaze的16點fft的設計實現
發布時間：2015-11-10 14:07
發布者：designapp
|
一、MicroBlaze的體系結構 MicroBlaze是基于Xilinx 公司FPGA 的微處理器IP 核和其它外設IP 核一起可以完成可編程系統芯片(SOPC)的設計MicroBlaze 處理器采用RISC 架構和哈佛結構的32位指令和數據總線可以全速執行存儲在片上存儲器和外部存儲器中的程序并訪問其中的數據。 (1)內部結構。MicroBlaze 內部有32個32位通用寄存器和2 個32位特殊寄存器——PC指針和MSR狀態標志寄存器。為了提高性能，MicroBlaze還具有指令和數據緩存所有的指令字長都是32位，有3個操作數和2種尋址模式。指令按功能劃分有邏輯運算、算術運算、分支、存儲器讀/寫和特殊指令等。指令執行的流水線是并行流水線，它分為3級流水：取指、譯碼和執行。 (2)存儲結構。MicroBlaze 是一種大端存儲系統處理器，使用如圖1所示的格式來訪問存儲器。 (3)中斷控制和調試接口。MicroBlaze可以響應軟件和硬件中斷，進異常處理，通過外加控制邏輯，可以擴展外部中斷。利用微處理器調試模塊( MDM)IP核可通過JTAG 接口來調試處理器系統。多個MicroBlaze 處理器可以用1個MDM來完成多處理器調試。 (4)快速單一鏈路接口。MicroBlaze處理器具有8個輸入和8個輸出快速單一鏈路接口(FSL) 。FSL通道是專用于單一方向的點到點的數據流傳輸接口。FLS 和MicroBlaze 的接口寬度是32位，每一個FSL通道都可以發送和接收控制或數據字。 二、FFT處理器 FFT處理器主要對數據進行蝶形運算及數據存取。設計采用基2蝶形運算器，包括存儲器ROM和RAM，控制器及地址產生單元等。其FFT的結構模型如圖1所示。 三、基于MicroBlaze和FPGA的開發 (1)基本開發流程。 應用EDK(嵌入式開發套件)可以進行MicroBlaze IP 核的開發。工具包中集成了硬件平臺產生器、軟件平臺產生器、仿真模型生成器、軟件編譯器和軟件調試工具等。EDK 中提供一個集成開發環境XPS(Xilinx 平臺工作室) ，以便使用系統提供的所有工具，完成嵌入式系統開發的整個流程。EDK 中還帶有一些外設接口的IP核，如LMB、 OPB 總線接口、外部存儲控制器、SDRA M 控制器、UART、 中斷控制器、定時器等。利用這些資源，可以構建一個較為完善的嵌入 式微處理器系統。在FPGA上設計的嵌入式系統層次結構為5 級�？稍谧畹蛯佑布Y源上開發IP核，或利用已開發的IP 核搭建嵌入式系統，這是硬件開發部分;開發IP 核的設備驅動、應用接口(API)和應用層(算法)，屬軟件開發內容。通過標準總線接口LMB 總線和OP B總線的IP核，microBlaze 就可以和各種外設IP 核相連。EDK中提供的IP核均有相應的設備驅動和應用接口，使用者只需利用相應的函數庫就可以編寫自己的應用軟件和算法程序對于用戶自己開發的IP 核需要自己編寫相應的驅動和接口函數軟件設計流程。 (2)FFT的地址產生單元。 地址產生單元主要是跟蹤FFT運算進度，進而更好地調配存儲單元，及控制各相關模塊的運行。1.通過計數器來跟蹤記錄FFT計算的狀況。為方便對存儲單元操作，采用計數器來記錄FFT的計算情況。8點的FFT，每個單元包括4個數據，所以用一個4位計數器Butterfly表示全部的運算狀態。一個2位級計數器Stage表示三級蝶形單元。當Butterfly計數為4時，級計數器Stage加1，當Stage計數為3時，表示FFT的計算操作完成。當Butterfly計數為15時，輸入輸出信號置“1”，反饋回控制器輸入輸出操作完成。 2.ROM讀取的地址。旋轉因子Wkn存儲在ROM中，由實部cos(2kPi/8)和虛部sin(2kPi/8)兩部分組成，讀取由時鐘單元的信號控制�？梢钥闯雒恳患墔⒓拥芜\算的旋轉因子不同。 3.RAM數據地址。在整個地址單元中，分配RAM中數據的地址是重點，8點蝶形運算共需l6個存儲單元，數據地址的產生遵循一定規則。 四、結論 本文采用FPGA 和MicroBlaze 進行嵌入式系統設計，文中在分析了FFT算法后，描述了運算的蝶形單元，地址生成單元及FFT的實現過程。從實際設計出發，完成了基于FPGA的單精度浮點運算器的FFT設計，精度達到10-6。大大縮小了接收機體積，便于系統實現小型化、集成化。捕獲及跳頻同步等算法采用硬件實現，加快了捕獲跟蹤速度。實驗結果表明FPGA系統設計是正確可行的。 |
網友評論