我的一些數字電子知識總結（3）
發布時間：2016-1-27 08:09
發布者：designapp
|
簡介：繼續把我在學習數字電路過程中的一些“細枝末節”小結一下，和大家共享。 1、在數字電路中，BJT一般工作在截止區或飽和區，放大區的經歷只是一個轉瞬即逝的過程，這個過程越長，說明它的動態性能越差;同理，CMOS管也是只工作在截止區或可變電阻區，恒流區的經歷只是一個非常短暫的過程。因為我們需要的是確切的0、1值，不能過于“含糊”，否則數字系統內門電路之間的抗干擾性能會大打折扣! 2、數字IC內部很多門電路一般都是把許多CMOS管并聯起來，這樣可以使得其導通電阻很小，有利于改善它的高頻性能。 3、在數字電路中，MOS管的動態性能，即開關速度會受到其極間電容的充、放電過程制約，電容越小，開關速度越快。因此，我們在選擇管子時，需要注意到這一點。 4、時鐘的質量和穩定性會直接決定同步時序電路的性能。 5、CMOS傳輸門實際上是一種可以傳送電壓信號(模擬信號或數字信號)的壓控開關，它可以用于多路信號采集，共用一個ADC，但是它也有缺點，那就是，傳送模擬信號時噪聲也被傳輸過來了，這在數字電路設計過程中是應該好好掂量的。 6、由于CMOS電路功耗極低，內部發熱量很少，所以集成度可以做得非常高，這是TTL電路無法企及的一個方面。 7、TTL反向器電路的輸出級中組成推拉式的兩個BJT總是一個導通而另一個截止，這樣有效地降低了輸出級的靜態功耗，也就提高了驅動負載的能力，同時器件的開關性能也得到了改善。 8、在數字系統設計中，我們應該注意到半導體器件(MOS管和BJT)的開關時間和分布電容的影響，即充、放電這個不容忽視的過程，那么當輸入信號變化時，必須有足夠的變化幅度和作用時間，才能使得輸出端狀態改變。例如在有些時鐘觸發器中，輸入信號必須先于CP信號建立起來，電路才能可靠地翻轉�？芍�，當時鐘信號頻率升高到一定程度之后，觸發器就來不及翻轉了。 9、經過前人驗證得出：任何組合邏輯電路都是由它的最小項構成的，都可以表示成為最小項之和的標準形式。 10、經過前人驗證得出：由于干擾脈沖通常與門電路的傳輸時間屬于同一個數量級，所以在TTL電路中，只需要在輸出端并接一個幾百pF的濾波電容就足以把干擾脈沖削弱至開門電平以下。至于是怎么驗證的，這個過程可能比較精細，我現在還無法理解。 11、組合邏輯電路的基本單元是門電路，而時序電路的基本單元是觸發器，這個概念我們應該熟知。由此可以推斷出，任何時序電路的狀態都是由組成該時序電路的各個觸發器來記憶和表示的。 12、使用電容器存儲方式的鎖存器實際上是一個模擬值的采樣保持器件，由于電容器“天生具有”的漏電流特性，我們需要不斷對其進行刷新操作，而通過正反饋存儲方式的鎖存器就就不需要這樣了。 13、微機接口及內部電路是采用TTL和CMOS型電路，這些電路都不能直接與RS-232相連，中間必須要進行電平轉換，如加一個RS-232芯片。 14、驅動TTL電路的輸入信號必須具有較快的轉換時間，當輸入信號的上升或下降時間大于一定時間時(數據手冊里一般會說明)，就有可能在輸出端出現信號振蕩。 15、對于硅材料的PN結來說，擊穿電壓>7V時為雪崩擊穿，<4V時為齊納擊穿。在4V與7V之間，兩種擊穿都會有。 16、干擾源一般分為電壓型和電流型的干擾源：電壓型干擾源通常是數字信號本身以及數字電源管腳，電流型干擾源通常是DC電源。 17、CMOS門電路輸入阻抗極大，易受靜電感應并發生擊穿，除了其內部設有保護電路外，在使用和存放時應注意靜電屏蔽。 18、可以在環形振蕩器輸出后接Schmitt trigger,以此對振蕩波形進行整形，同時可以增加電路的抗干擾能力。 19、PWM調制技術雖然可以使得效率提高，但是它內在的高速開關特性，產生了大量的EMI干擾，即使是采用非�？季康�濾波器來濾除這些干擾，也難以滿足可觀的EMI性能。 20、電子工程師的一個經驗：數字器件輸出時鐘抖動太大，應該盡可能不直接使用DSP或FPGA提供的時鐘輸出，一般需要經過鎖相環進行倍頻。 21、在高速CMOS系統中，使用CMOS IC器件來驅動總線是很常見的事，但是工作時不能讓總線浮空，應該通過上拉或下拉電阻把總線接到VDD或VSS上。 22、總線的工作速度與總線上相關寄生電容和終端電阻形成的RC時間常數有關，終端電阻越低，總線工作的速度就越快，但是總線的功耗也會隨之增大，遺憾的是，這兩者不可兼得。 23、在使用CMOS邏輯電路時采用高電源電壓也是有“好處”的，因為隨著電源電壓VDD的增加，器件的噪聲容限也會成比例地增大，電路工作也就更加可靠了，但是得付出代價，那就是器件的功耗因此會加大(PD=CL*VDD2*f)。 |
網友評論