<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • x
    x

    更靈活、性能更好的可編程時鐘發生器(IDT)

    發布時間:2009-7-1 15:15    發布者:admin
    關鍵詞: IDT , 可編程 , 時鐘發生器 , 性能

    VersaClock III 器件是專為高性能消費、電信、網絡和數據通信應用設計的可編程時鐘發生器,可以更經濟有效地在多個晶體和振蕩器之間進行選擇。這些可編程計時解決方案對節省占板空間和保持功效非常關鍵,因其體積可能不允許全定制解決方案。多個具有各種不同需求的系統能夠整合成更少的可編程器件,以改善庫存管理。

    為了最大可能實現設計靈活性,IDT VersaClock 系列采用了 4 個內部 PLL。每個 PLL 都是可編程的,并能產生 4 個唯一的頻率。此外,兩個 PLL 采用了減少電磁干擾的展頻技術,最大程度確保了信號的完整性。為了實現更高的集成,VCXO 型號可確保 IDT 客戶獲得符合行業計時標準的兼容性。

    新計時器件還采用了一個 I2C 接口,可在正常運行中實現可編程。內部 EEPROM 有助于用戶在上電情況下保存和恢復器件配置,而不需要重新編程,從而節省寶貴的設計時間,最大限度地提高投資回報率。另外,新 VersaClock 器件能產生從 5kHz 到 500MHz 的頻率,并兼容許多不同的輸出類型——從單端 LVCMOS 到差分 LVDS、LVPECL 和 HCSL---支持單個器件的所有計時系統,賦予設計者更多選擇。

    VersaClock III 器件具有低抖動和時鐘冗余,以及無毛刺自動或手動切換功能,在一級時鐘源正常運行情況下發生時鐘錯誤時,可以選擇使用二級時鐘源,以改善計時和器件性能。

    定價和供貨

    VersaClock 器件采用幾種封裝,包括 28 引腳 TSSOP 和 32 引腳 VFQFPN 封裝。這些新器件現已為合格客戶提供樣品。評估板現已對合格客戶提供。

    本文地址:http://www.portaltwn.com/thread-2065-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • 利用模擬開發工具生態系統進行安全電路設計
    • 想要避免發生災難,就用MPLAB SiC電源仿真器!
    • 更佳設計的解決方案——Microchip模擬開發生態系統
    • 我們是Microchip
    • 貿澤電子(Mouser)專區

    相關視頻

    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷