<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • CEVA推出高能效1 GHz DSP內核CEVA-X1643

    發布時間:2010-9-8 18:15    發布者:嵌入式公社
    關鍵詞: CEVA , DSP內核 , X1643
    CEVA公司推出高能效1 GHz DSP內核CEVA-X1643,新產品可提升有線和無線通信、安防監控、便攜多媒體等廣泛應用的總體芯片性能。CEVA-X1643是CEVA-X DSP架構系列的最新成員,這款已獲廣泛使用DSP架構已授權予超過25家客戶采用,并已通過1億多部設備交付使用。

    CEVA-X1643利用現有CEVA-X系列DSP內核的高效架構和成熟的軟件開發環境,并實現數項重要功能升級,包括:

    •    支持先進的數據高速緩存和緊密耦合的存儲器架構,可簡化來自其它DSP平臺的軟件綜合和軟件移植,從而縮短總體上市時間
    •    內存管理支持簡化實時操作系統(RTOS)和多任務
    •    集成功率調節單元(PSU)實現高能效架構
    •    可配置64/128位AXI系統總線支持高內存帶寬
    •    提供從TI C6x C代碼的無縫移植原生支持
    •    使用標準40nm工藝技術,在最惡劣狀況下仍能夠達到超過1 GHz DSP性能
    •    完全兼容所有CEVA-X系列產品



    高性能架構

    CEVA-X1643 DSP具有結合了單指令多數據(Single Instruction Multiple Data, SIMD)能力的超長指令字(Very Long Instruction Word, VLIW)架構,其32位編程模式支持高水平并行處理方式,每周期可處理多達8條指令,或每周期實現16個SIMD操作。CEVA-X1643借助經平衡優化的管線系統,能夠在采用40 nm工藝節點的芯片中實現超過1 GHz的運行速度。

    內置標準AXI總線橋

    CEVA-X1643備有基于高性能先進可擴展接口(Advanced eXtensible Interface, AXI)的存儲器子系統支持;可配置AXI總線帶寬、并行讀/寫操作、讀后寫入(RAW)操作和其它先進功能,確保在實際系統中達到目標性能。行業標準系統總線配合完全高速緩存的CEVA-X處理器,確保實現高性能、短設計周期,以及簡便地集成到目標SoC。

    高能效功耗控制

    CEVA-X1643 DSP內核包含一個創新的功率調節單元(Power Scaling Unit, PSU),可提供針對動態功耗和漏電功耗的先進功率管理功能。該內核支持多個時鐘域以及主要功能單元相關的多功率域功耗管理控制功能,如DSP內核,指令及高速數據緩存。此PSU支持從完全工作、調試旁路、內存維持,到完全電源關斷(power shut-off, PSO)等多種工作模式,且AXI全雙工總線亦提供低功耗特性,可在無數據流時關斷。在能源意識日益深入人心并成為產品關鍵因素的大環境下,CEVA-X1643可為電池供電或固定設備提供顯著的功耗控制優勢。

    從基于TI C6x的設計無縫遷移

    CEVA-X1643支持從現有DSP芯片輕易遷移至可綜合DSP內核并集成至客戶SoC設計中。它結合了編譯器友好(complier-friendly)的8路VLIW和SIMD架構,一個先進的數據高速緩存架構和內存管理功能,從而使授權廠商可以有效地移植保留其原有代碼,并確保以更低的價格實現相同的DSP性能。

    豐富的軟件工具鏈

    CEVA-X1643 DSP內核由CEVA-Toolbox軟件開發、調試和優化環境所支持,僅通過使用標準C源代碼即可實現接近最佳系統性能。CEVA-Toolbox包括應用優化器(Application Optimizer)工具,可讓應用開發人員完全以C語言輕易開發軟件,從而節省開發時間,省去手寫匯編語言環節,進而顯著改善總體性能,并縮短SoC的開發周期。例如,使用應用優化器在CEVA-X1643 DSP內核上實現自適應多速率窄帶語音編解碼(Adaptive Multi Rate-Narrow Band, AMR-NB)聲音合成器,在初始編譯時(即在最差的幀速和數據流狀況下)僅需18 MHz性能。

    供貨

    CEVA-X1643現可供授權使用,要了解更多的信息,請聯絡 sales@ceva-dsp.com,或聯絡中國區銷售代表處,電話:021-6103-1719。
    本文地址:http://www.portaltwn.com/thread-25917-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • Dev Tool Bits——使用MPLAB® Discover瀏覽資源
    • Dev Tool Bits——使用條件軟件斷點宏來節省時間和空間
    • Dev Tool Bits——使用DVRT協議查看項目中的數據
    • Dev Tool Bits——使用MPLAB® Data Visualizer進行功率監視
    • 貿澤電子(Mouser)專區
    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷