將浮點轉為定點 大幅降低功耗和成本
發布時間：2017-7-17 16:37
發布者：eechina
|
作者 ： Ambrose Finnerty 和 Hervé Ratigner 賽靈思器件和工具支持從二進制到雙精度在內的多種數據類型。 UltraScale 架構的可擴展精度提供極大靈活性，便于優化功耗和資源利用，同時滿足設計性能目標要求。 摘要 在數據中心、航空航天與軍用、5G 無線以及汽車等領域，客戶必須滿足高級駕駛 員輔助 (ADAS)、雷達和深度學習等應用中嚴峻的散熱、功耗和成本要求。 要實現這些目標，一種極為有效的方法是用定點數實現信號處理鏈。賽靈思 FPGA 和 SoC 具備固有的可變精度支持，允許客戶輕松調整以適應不斷演變的朝 更低精度解決方案發展的這種行業趨勢。 賽靈思提供一種包含 Vivado 高層次綜合 (HLS) 的工具流程，允許客戶方便地評 估 C/C++ 設計的更低精度實現方案，諸如定點等。 下載全文： 
wp491 - 將浮點轉為定點 大幅降低功耗和成本.pdf
(979.24 KB)
|
網友評論