cpld fpga中的io口問題?

xclfang · 發表于 2011-2-10 16:49:14

在設計中，用到一組90個數字量的輸入輸出，選擇一片144管腳的CPLD，但是不用的IO口我應該怎么處理？
請高手指點 .

ncchengang · 發表于 2011-2-16 14:01:23

在q2里設置引腳狀態為你自己想要的狀態，接地或懸空

cxyjoe · 發表于 2011-2-17 11:26:56

接地或者高阻

iwei1900 · 發表于 2011-2-20 17:27:44

學習中……

bailj · 發表于 2011-2-21 00:08:30

未使用的管腳可以設置為上拉、下拉、高阻。
具體的是：如果是xilinx的，右鍵單擊Generate Programming File，選property，在cofigration options項中，設置Unused IOB Pins即可（pullup pulldown float三種設置）
如果是altera的，在setting對話框中，選device項，在右側按device and pin options
按鈕，選unused pins項，里面的選項要比xilinx的多，但大體是上拉、下拉、高阻等。
我一般在工程中都選高阻。即ise中用float，quatus中tristate input
注意這些未用的管腳和電路板其他信號是否有鏈接關系，如果有就要考慮其電平狀態了。

xclfang · 發表于 2011-2-21 17:16:46

在QII中將不用的IO口設置為三態就可以了。。

txmilan · 發表于 2011-3-9 21:00:37

學習了

lelee007 · 發表于 2011-3-10 12:39:28

不用的pin最好設置成高阻，這樣比上拉下拉都保險

lilxc · 發表于 2011-3-24 09:34:59

設置成三態，或者輸入,軟件里面有選項

lingli · 發表于 2011-3-25 22:11:44

學習下

oliviagx · 發表于 2013-3-19 16:49:33

學習下

[提問] cpld fpga中的io口問題?