賽普拉斯的65nm SRAM與ASIC/FPGA/控制器的接口
發布時間：2020-10-13 15:58
發布者：宇芯電子
|
賽普拉斯瞄準的市場增長速度要快于包括汽車，工業和消費電子市場任內的半導體行業。在安全無線技術，連同MCU，存儲器，模擬IC和USB控制器，為物聯網領域提供了明顯的競爭優勢，并在新興市場（包括聯網設備和自動駕駛汽車）上實現了飛躍。cypress代理宇芯電子支持提供驅動、例程以及必要的FAE支持等產品服務。 系統設計人員可以使用ERR引腳來監視SRAM中數據的完整性。由于僅當SRAM檢測到并糾正了一位錯誤時才聲明ERR信號，因此建議弱下拉該信號以避免在寫操作期間或SRAM被禁用時出現中間電壓電平。在寫周期或芯片禁用周期中，ERR引腳處于HI-Z狀態。 1、連接ERR引腳 無需ERR引腳的賽普拉斯SRAM可以像傳統SRAM一樣在系統中連接。對于具有ERR選項的SRAM，系統設計人員需要在系統中正確連接ERR引腳。如果系統中未使用ERR引腳，則可以將其保持打開狀態。本節介紹了在三種基本情況下使用SRAM連接ERR引腳的方法。 •具有單個SRAM的系統 •寬度擴展 •深度擴展 1.1具有單個SRAM的系統 在只有一個SRAM器件連接到板載控制器/ASIC/FPGA4的系統中，可以將ERR引腳連接到ASIC的GPIO/中斷引腳。在每個讀取周期中，控制器都可以監視ERR引腳的輸出。當檢測到ERR引腳上的高電平時，ASIC應啟動軟件子例程以重寫從SRAM讀取的正確數據。圖6顯示了此方案的體系結構。 1.2寬度擴展 新一代控制器具有32位數據接口。在這類應用中，系統設計人員可以通過使用兩個帶有ERR引腳的CYPRESS 65納米SRAM來擴展數據總線寬度。系統軟件必須分別監視兩個ERR引腳。系統設計人員可以將兩個x16賽普拉斯SRAM連接到控制器的32位總線。 在這種情況下，在讀取周期中，如果來自兩個SRAM的ERR信號被置為有效，則必須清除并重寫該SRAM器件中的數據以保持數據完整性。圖7顯示了這種情況下的接口方法。兩個1Mx16（16-Mb）SRAM以寬度擴展模式連接，以創建1Mx32（32Mb）的存儲空間。 圖1 賽普拉斯SRAM接口 1.3深度擴展 在某些內存密集型應用程序中，SRAM的可用密度可能無法滿足應用程序的內存要求。在這種情況下，系統設計人員可以使用賽普拉斯的65納米SRAM進行深度擴展。 可以使用高階地址信號（在此示例中為A20）選擇SRAM，而可以連接來自兩個SRAM的其余地址信號，I/O信號，控制信號和ERR信號，如圖8所示。兩個1Mx16（16-Mb）SRAM以深度擴展模式連接以創建2Mx16（32Mb）的存儲空間。根據A20信號，一個SRAM器件被使能，另一個被禁用。禁用的SRAM器件將使其ERR引腳保持為HI-Z狀態，以便活動的SRAM可以正確驅動組合的ERR信號 圖2 寬度擴展和ERR |
網友評論