搜索
熱門關鍵詞:
嵌入式
Cirrus
虛擬儀器
快速原型
GPS
手機版
官方微博
微信公眾號
登錄
|
免費注冊
首頁
新聞
新品
文章
下載
電路
問答
視頻
職場
雜談
會展
工具
博客
論壇
在線研討會
技術頻道:
單片機/處理器
FPGA
軟件/編程
電源技術
模擬電子
PCB設計
測試測量
MEMS
系統設計
無源/分立器件
音頻/視頻/顯示
應用頻道:
消費電子
工業/測控
汽車電子
通信/網絡
醫療電子
機器人
x
x
當前位置:
EEChina首頁
›
論壇
›
FPGA/CPLD
返回列表
查看:
5163
|
回復:
1
[提問]
如何理解CPLD宏單元中的"共享乘積項"?
[復制鏈接]
xjb37
xjb37
當前離線
積分
942
電梯直達
樓主
發表于 2011-8-7 11:13:45
|
只看該作者
|
倒序瀏覽
|
閱讀模式
貿澤電子有獎問答視頻,回答正確發放10元微信紅包
關鍵詞:
乘積項
,
共享
10
積分
altera的max7000系列
CPLD
。
看了很多教材和參考,就只有介紹"共享乘積項"。沒有具體的應用"共享乘積項"的例子。如下:
1) 共享擴展項
每個 LAB 有 16 個共享擴展項。 共享擴展項就是由每個宏單元提供一個未使用的乘積項, 并將它們反相后反饋到邏輯陣列, 便于集中使 用。 每個共享擴展乘積項可被 LAB 內任何 ( 或全部 ) 宏單元使用和共享, 以實現復雜的邏輯函數。 采用共享擴展項后會增加一個短的延 時。
誰能給我舉一個使用"共享乘積項"的例子,或者是解釋一下,為什么通過乘積項共享就能夠"實現復雜的邏輯函數"?十分感謝!
給出共享乘積項結構圖片。
我來回答
收藏
0
頂
0
踩
0
相關文章
•
CAN現場總線的時間信息共享技術
•
便攜式設計中端口共享的設計挑戰
•
一種新型低電荷共享電荷泵電路
•
基于共享技術的電荷泵電路
•
美國天才黑客自殺:構建知識共享的世界
回復
舉報
McuPlayer
McuPlayer
當前離線
積分
74468
沙發
發表于 2011-8-13 01:23:32
|
只看該作者
CPLD之所以比FPGA可控性好,是因為其結構是基于與陣列和乘積項陣列的。
隨著工藝的發展,CPLD有了更多的宏單元,以完成邏輯功能,在一定程度上替代FPGA
CPLD對乘積項的使用,是比較浪費的,當然也獲取了可預估的延時等優點
為了提高效率,就把乘積項的資源用在宏單元上
但是,需要它的時候,它又搖身一變,成了乘積項
回復
舉報
返回列表
高級模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登錄后才可以回帖
登錄
|
立即注冊
本版積分規則
發表回復
回帖后跳轉到最后一頁
關于我們
-
服務條款
-
使用指南
-
站點地圖
-
友情鏈接
-
聯系我們
電子工程網
© 版權所有
京ICP備16069177號
| 京公網安備11010502021702
快速回復
返回頂部
返回列表
精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷