<var id="fnfpo"><source id="fnfpo"></source></var>

<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em><em id="fnfpo"><acronym id="fnfpo"></acronym></em>

<th id="fnfpo"><track id="fnfpo"></track></th>

<progress id="fnfpo"><track id="fnfpo"></track></progress>

<tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

發新帖

查看: 5856|回復: 8

上一主題

下一主題

[提問] 一個管腳約束的問題

電梯直達

跳轉到指定樓層

樓主

發表于 2011-10-5 20:44:31 | 只看該作者回帖獎勵

回帖獎勵

|倒序瀏覽 |閱讀模式

貿澤電子有獎問答視頻，回答正確發放10元微信紅包

關鍵詞： CPLD , 仿真

各位大俠好，我用一款比較老的CPLD（lattice isp1032）做一組時序邏輯，在功能仿真時都通過了一點問題沒有，但是在加了管腳約束進行時序仿真時發現時序根本不對，請問從哪里入手查找問題原因呢？

另外，有沒有比較好的介紹邏輯設計思想方法的書籍，麻煩推薦下。

O(∩_∩)O謝謝

收藏0 頂0 踩0

相關文章

回復

沙發

發表于 2011-10-9 02:11:14 | 只看該作者

不懂

回復支持反對

板凳

發表于 2011-10-13 20:27:59 | 只看該作者

學習�。�！

回復支持反對

地板

發表于 2011-10-14 15:28:40 | 只看該作者

不懂啊

回復支持反對

地下室

發表于 2011-10-14 15:29:21 | 只看該作者

回復支持反對

6樓

發表于 2011-11-2 14:09:08 | 只看該作者

你問題我也遇到過，只是用的芯片不同，建議你查看出錯的輸出，檢查其輸入。還有以后別用LATTICE了，我用了三年，終于受不了LATTICE，改用XILINX了

回復支持反對

7樓

發表于 2011-11-8 16:41:13 | 只看該作者

呵呵，我今兒也遇到了同樣的問題，還沒解決了。

回復支持反對

8樓

發表于 2011-11-16 15:22:08 | 只看該作者

先直接跑起來，看有沒有問題，有問題再改！

回復支持反對

我與阿Q同鄉

9樓

發表于 2011-11-22 16:18:43 | 只看該作者

用示波器看你的輸出，是否正確

回復支持反對

發新帖

關于我們 - 服務條款 - 使用指南 - 站點地圖 - 友情鏈接 - 聯系我們
電子工程網 © 版權所有京ICP備16069177號 | 京公網安備11010502021702

快速回復 返回頂部 返回列表

精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷