Codasip采用Imperas技術來強化其RISC-V處理器驗證優勢
發布時間：2021-11-25 17:35
發布者：eechina
|
該合作支持雙方去實現提供業內質量最佳RISC-V的共同愿景 RISC-V驗證解決方案的領導者Imperas Software Ltd.和領先的定制化RISC-V處理器半導體知識產權（IP）內核供應商Codasip日前聯合宣布：Codasip已為其IP設計引入了Imperas參考設計和Imperas DV解決方案。Codasip已在處理器驗證方面進行了巨大的投入，以提供業界最高質量的RISC-V處理器。 
Codasip在其DV測試平臺中集成了Imperas黃金參考模型，以確保實現高效的驗證流程并能夠適應多樣化且靈活的功能和選擇項，同時可在未來內核產品的整個路線圖上進行擴展，以實現對功能質量的嚴格保障。 RISC-V是一種模塊化架構，它可提供由許多不同基本指令、標準可選擴展項和自定義指令構成的組合，這引起了業界對RISC-V實現方法和碎片化風險的擔憂。Codasip的內部測試已經采用了一個內部的具有精確指令的模型、多個直接和隨機測試源（可由內部和外部提供），以及多種不同的技術來檢查和確保處理器的符合性。Imperas的可配置參考模型已經經過了全面的測試，并能實現所有的配置選項，來支持這種綜合解決方案。 位于法國索菲亞科技園（Sophia-Antipolis）的Codasip工程團隊已專精于處理器領域多年，非常了解不斷演進的RISC-V規范所帶來的挑戰、完整的Codasip處理器IP產品組合、各種擴展選項和可配置功能、以及未來路線圖計劃等。Imperas解決方案被業界認為是支持可運營工作負載和規模要求的理想選擇。Codasip工程團隊圍繞Imperas RISC-V參考模型設置了基礎架構和測試框架，以有效地測試所有配置，并能夠接納路線圖上的新功能。 Codasip驗證總監Philippe Luc表示：“Imperas在RISC-V仿真技術和處理器驗證方面是行業先驅。雖然處理器驗證并不是一個新問題，但問題是市場上眾多RISC-V供應商帶來了各自的定制化方案和不同的驗證等級或一致性方案，從而使客戶自然而然地對RISC-V的質量和碎片化問題都產生了擔憂。Codasip團隊對自己嚴格的驗證方法感到非常自豪，通過將Imperas的參考設計和解決方案納入到我們質量流程中并成為其中一個重要組成部分，則進一步擴大了我們的差異化優勢。Imperas的獨立性、聲譽和技術實力讓我們的客戶更加放心，因為我們的組合能夠提供業內最佳的RISC-V處理器�！� Imperas Software Ltd首席執行官Simon Davidmann補充道：“Codasip為RISC-V市場提供了一系列處理器解決方案，它們可以幫助各種應用去優化性能。該處理器IP的設計驗證是Codasip在向下一代IP發展時，繼續提供最高質量處理器的基礎。每項附加的、可選的功能都會使驗證工作量增加一倍。Imperas提供的解決之道是通過使用仿真將持續集成/持續開發工作應用到一個復雜的處理器DV環境中，從而支持Codasip的開發，并在不影響可選功能的情況下提供效率優勢。Imperas和Codasip有一個共同的愿景，即提高RISC-V的質量是其成功的關鍵�！� 供貨 用于Codasip的Imperas RISC-V參考模型現在已可向客戶和合作伙伴供貨，用于其軟件開發并作為其虛擬平臺的基礎。 RISC-V峰會和設計自動化大會（DAC）兩大行業活動將于2021年12月6日至8日在加利福尼亞州舊金山同場舉行。Imperas是2021 RISC-V峰會的鉆石贊助商，如希望了解有關主題演講內容、安排會談和申請演示，請訪問此鏈接。 Codasip是2021 RISC-V峰會的白金贊助商，如希望了解Codasip的參會情況、主題演講內容和其他展示，以及安排與我們團隊會面，請訪問這里。 |
網友評論