<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • Cadence 推出 Allegro X AI,旨在加速 PCB 設計流程,可將周轉時間縮短 10 倍以上

    發布時間:2023-4-7 18:35    發布者:eechina
    關鍵詞: Allegro , PCB布線
    Allegro X AI 可自動執行 PCB 布局設計和小至中型 PCB 布線設計,將物理布局布線和分析用時從數天縮短至幾分鐘

    楷登電子(美國 Cadence 公司,NASDAQ:CDNS)今日宣布推出 Cadence Allegro X AI technology,這是 Cadence 新一代系統設計技術,在性能和自動化方面實現了革命性的提升。這款 AI 新產品依托于 Allegro X Design Platform 平臺,可顯著節省 PCB 設計時間,與手動設計電路板相比,在不犧牲甚至有可能提高質量的前提下,將布局布線(P&R)任務用時從數天縮短至幾分鐘。



    傳統上,PCB 設計中的布局布線一直是一個耗時的手動過程,會影響產品上市速度。Allegro X AI 技術利用云端的擴展性來實現物理設計自動化,在提供 PCB 生成式設計的同時,還可確保設計在電氣方面準確無誤,并可用于制造。這項新技術可自動執行器件擺放、金屬鍍覆和關鍵網絡布線,并集成了快速信號完整性和電源完整性分析功能。使用生成式 AI 功能,客戶可以簡化自己的系統設計流程,將 PCB 設計周轉時間縮短 10 倍以上。

    Allegro X AI 技術具有以下優勢:
    •        提高生產力:采用可擴展架構,利用云端的計算基礎設施,實現自動布局布線,從而大幅縮短設計周轉時間。
    •        更好的結果質量:利用生成式 AI 自動布局功能,能夠在設計的早期階段進行可行性分析。超越手動方法,探索更多解決方案可能性,進一步優化各類指標,如在縮短線長的同時遵守設計約束條件。
    •        高效的設計收斂:Allegro X 平臺與系統分析技術緊密集成,使用戶可以優化設計的電氣性能和熱性能。

    “Cadence 致力于提供融合人工智能和云技術的系統設計解決方案,確保最快的周轉時間,”Cadence 公司研發副總裁 Michael Jackson 說,“新推出的 Allegro X AI 技術鞏固了 Cadence 在 PCB 設計方面的技術領先地位,帶來了變革性的影響,通過人工智能驅動的自動化、增強的引擎性能,以及與 Cadence 系統設計和分析產品組合的集成,幫助客戶提高生產力!

    新推出的 Allegro X AI 技術支持 Cadence 的智能系統設計(Intelligent System Design™)戰略,旨在幫助客戶加速系統創新。更多信息請訪問 www.cadence.com/go/AllegroXAI。

    客戶評價:
    “Allegro X AI 技術將布局用時從幾天縮短至幾分鐘,同時兼顧信號完整性和電源完整性的影響。搭載的 AI 技術還能提供新的布局方案。該技術極大地縮短了設計用時,將從根本上改變我們進行 PCB 設計的方式!
    --- Allan Nørgaard,CID,Velux PCB 設計部

    “在施耐德電氣,周轉時間和最終產品的質量對業務成功至關重要。借助 Cadence 的 Allegro X AI 技術,我們可以顯著縮短開發周期。硬件設計師可以對密度和復雜性進行評估,并調整電氣設計,確?焖俑咝У赝瓿稍O計,并提高生產力!
    --- Jean-Christophe Dejean,施耐德 PLM 流程與管理副總裁

    “設計師的工作效率對于 Kioxia 的業務成功至關重要。我們的團隊正在與 Cadence 密切合作,利用 Allegro X AI 技術實現 IC 封裝和 PCB 參考設計的自動布局布線,大幅度縮短了設計周轉時間!
    --- Chiaki Takubo,Kioxia Corporation 封裝和測試技術部技術主管

    本文地址:http://www.portaltwn.com/thread-817663-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • Dev Tool Bits——使用MPLAB® Discover瀏覽資源
    • Dev Tool Bits——使用條件軟件斷點宏來節省時間和空間
    • Dev Tool Bits——使用DVRT協議查看項目中的數據
    • Dev Tool Bits——使用MPLAB® Data Visualizer進行功率監視
    • 貿澤電子(Mouser)專區
    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷