搜索
熱門關鍵詞:
解碼器
Cirrus
CSR
泛華恒興
51單片機
手機版
官方微博
微信公眾號
登錄
|
免費注冊
首頁
新聞
新品
文章
下載
電路
問答
視頻
職場
雜談
會展
工具
博客
論壇
在線研討會
技術頻道:
單片機/處理器
FPGA
軟件/編程
電源技術
模擬電子
PCB設計
測試測量
MEMS
系統設計
無源/分立器件
音頻/視頻/顯示
應用頻道:
消費電子
工業/測控
汽車電子
通信/網絡
醫療電子
機器人
x
x
當前位置:
EEChina首頁
›
論壇
›
FPGA/CPLD
返回列表
查看:
2952
|
回復:
1
[提問]
關于quartus ii使用的小問題
[復制鏈接]
hdzhb
hdzhb
當前離線
積分
301
電梯直達
樓主
發表于 2011-12-8 18:36:23
|
只看該作者
|
倒序瀏覽
|
閱讀模式
貿澤電子有獎問答視頻,回答正確發放10元微信紅包
本人剛剛接觸quartus ii,很多問題還沒有搞清楚,現有如下問題,想向各位高手請教!
我在一個工程里面編寫了一個verilog程序,并且生成了對應的圖形文件,在原理圖編輯環境中使用。但是我想在另一個工程里面的原理圖編輯環境中使用那個圖形文件,請問要怎么做呢?
我試過將block文件拷貝過去,但好像有些問題。
另一個問題是,我生成的圖形的輸出是多位的,可是這些位要接在不同的地方,請問怎么把這些位分開接呢(也就是把粗線分成很多細線)?
收藏
0
頂
0
踩
0
回復
舉報
asyou
asyou
當前離線
積分
6100
沙發
發表于 2011-12-9 14:37:12
|
只看該作者
直接拷貝Verilog文件!
回復
支持
反對
舉報
返回列表
高級模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登錄后才可以回帖
登錄
|
立即注冊
本版積分規則
發表回復
回帖后跳轉到最后一頁
關于我們
-
服務條款
-
使用指南
-
站點地圖
-
友情鏈接
-
聯系我們
電子工程網
© 版權所有
京ICP備16069177號
| 京公網安備11010502021702
快速回復
返回頂部
返回列表
精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷