TI多核DSP SoC架構提升性能5倍，簡化通信設計
發布時間：2010-2-23 11:28
發布者：嵌入式公社
|
德州儀器 (TI) 宣布推出一款基于 TI 多核數字信號處理器 (DSP) 的新型片上系統 (SoC) 架構，該架構在業界性能最高的 CPU 中同時集成了定點和浮點功能。TI 全新的多內核 SoC 運行頻率高達 1.2GHz，引擎性能高達 256 GMACS 和 128 GFLOPS，與市場中現有的解決方案相比，能夠實現 5 倍的性能提升，從而可為廠商加速無線基站、媒體網關以及視頻基礎架構設備等基礎局端產品的開發提供通用平臺。 主要特性與優勢： • 創新型 SoC 架構中的多個高性能 DSP 可實現高達 1.2GHz 的工作頻率； • 每個 DSP 內核均集成定點與浮點處理功能，完美地結合了易用性和無與倫比的信號處理性能； • 性能穩健的工具套件、專用軟件庫和平臺軟件有助于縮短開發周期，提高調試與分析的效率； • 與其他 SoC 相比，每個內核的 DMA 能力增強 5 倍、存儲器容量提高 2 倍，能夠確保為客戶提供高度穩健的應用性能； • 豐富的產品系列包括了各種器件，如適用于無線基站的四核器件，以及適用于媒體網關與網絡應用的八核器件； • TI 多核導航器 (Multicore Navigator) 支持內核與存儲器存取之間的直接通信，從而解放外設存取，充分釋放多核性能； • 片上交換架構——TeraNet 2 的速度高達每秒 2 兆兆位，可為所有 SoC 組成部分提供高帶寬和低時延互連； • 多核共享存儲器控制器可加快片上及外接存儲器存取速度； • 高性能 1 層、2 層與網絡協處理器。 新型的多內核產品系列預計將于 2010 年下半年開始提供樣片。 |
網友評論