<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • x
    x

    ISA設計工程師/架構師

    發布時間:2024-1-5 11:16    發布者:KT咨詢
    NO.680-【獵頭職位:北京、上海需要多位  ISA設計工程師/架構師】聯系人:edward-duan,郵箱:hr@kthr.com,微信也可查詢職位了!打開手機微信,搜號碼“KTHR_COM”或查找微信公眾帳號“KT人才”或掃描以下二維碼即可添加,歡迎大家關注!
    負責開發針對神經網絡推理和訓練任務進行優化的指令集架構(ISA),重視性能和能效。
    職責:
    • 開發專為神經網絡推理和訓練應用定制的ISA。
    • 與硬件和軟件團隊緊密合作,為高效的神經網絡處理定義ISA的需求和約束。
    • 設計專門的指令、數據格式和內存訪問模式,以優化神經網絡計算。
    • 為ISA開發規范、文檔和性能模型。
    • 對ISA設計進行性能分析、仿真和驗證。
    • 與編譯器和軟件工程師合作,優化為設計的ISA生成代碼。
    資格要求:
    經驗:
    • 熟悉CUDA微架構和ptx指令集,熟悉GPU架構、有CUDA編程或類似GPU編程模型的實踐經驗。
    • 在設計用于硬件加速的指令集架構(ISA)方面有豐富經驗(X年),最好是在神經網絡處理或類似領域。
    • 熟悉RISC-V或其他指令集。
    • 在神經網絡架構、深度學習框架和并行計算技術方面具有扎實背景。
    • 熟悉微體系結構設計、優化技術和硬件加速器的性能分析。
    • 熟練掌握硬件描述語言(HDLs)如Verilog、VHDL或SystemVerilog。
    • 在神經網絡加速器的硬件/軟件協同設計方面有實踐經驗。

    本文地址:http://www.portaltwn.com/thread-849781-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • EtherCAT®和Microchip LAN925x從站控制器介紹培訓教程
    • MPLAB®模擬設計器——在線電源解決方案,加速設計
    • 讓您的模擬設計靈感,化為觸手可及的現實
    • 深度體驗Microchip自動輔助駕駛應用方案——2025巡展開啟報名!
    • 貿澤電子(Mouser)專區
    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷