<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • x
    x

    北京大學公開存儲器專利

    發布時間:2024-3-11 15:43    發布者:eechina
    關鍵詞: 北京大學 , 存儲器
    來源:全球半導體觀察

    存儲器是電子信息處理系統中不可或缺的組成部分。在過去,依靠CMOS工藝的不斷進步,存儲器的性能得以不斷提高。

    但近年來,一方面,尺寸微縮導致的晶體管漏電問題越來越嚴重,在增大存儲器功耗的同時,惡化了存儲單元的保持特性,存儲器的發展遇到較為明顯的瓶頸;另一方面,人工智能和物聯網等領域的快速發展又對存儲器的容量速度以及功耗等性能指標提出了更高的要求。

    在這樣的背景下,由于嵌入式鐵電隨機存取存儲器(Embedded Ferroelectric Random Access Memory,eFeRAM)具有非易失、高密度、低功耗以及讀取速度快等特點,可提高系統的整體性能,因此,嵌入式鐵電隨機存取存儲在近年來備受關注。

    近日,北京大學公開了一項名為“一種鐵電隨機存取存儲器陣列及其控制方法”的專利,公開號CN117672288A,申請時間為2023年12月15日。

    該據國家知識產權局公告的高專利摘要顯示,該發明提供了一種鐵電隨機存取存儲器陣列及其控制方法,屬于半導體存儲器技術領域。

    該發明包括由基本陣列沿橫向、縱向重復排列而成的總體陣列,基本陣列包括存儲單元、字線、控制線、基本板線、總體板線、基本位線和總體位線,由存儲單元沿橫向、縱向重復排列成矩陣結構;存儲單元包括一個晶體管和一個鐵電電容器,晶體管的柵極接字線、漏極接位線、源極接鐵電電容器上極板,鐵電電容器下極板接板線。

    該發明還提供了對該鐵電隨機存取存儲器陣列進行數據寫入、數據讀出和數據重寫的控制方法。此外,該發明層次化的設計方法,可以在不犧牲讀出時間與讀出窗口的前提下,增大鐵電隨機存取存儲器陣列的規模。
    本文地址:http://www.portaltwn.com/thread-852751-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • EtherCAT®和Microchip LAN925x從站控制器介紹培訓教程
    • MPLAB®模擬設計器——在線電源解決方案,加速設計
    • 讓您的模擬設計靈感,化為觸手可及的現實
    • 深度體驗Microchip自動輔助駕駛應用方案——2025巡展開啟報名!
    • 貿澤電子(Mouser)專區

    相關視頻

    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷