CPLD有一個管腳不工作

xiaxuedehai323 · 發表于 2012-2-14 08:56:30

程序燒寫成功后，CPLD的觸發管腳一直處于高阻態，整個電路一上電就觸發，想知道是CPLD的問題還是PCB 的問題。若是CPLD 的問題，那CPLD 是根據什么判斷電路已經觸發，然后執行程序的？

asyou · 發表于 2012-2-14 14:09:20

你的問題不清楚！觸發是什么意思，是輸入腳嗎，如果是，那就是你電路的問題，你電路的初始態沒做好！CPLD判斷的依據就是高低電平，以及高低電平的變化，比如你的接口是3.3V TTL的，它就根據這個標準來判斷電平！

xiaxuedehai323 · 發表于 2012-2-15 08:15:35

觸發是外部輸入，高電平有效。
我測過了，電路輸入是低，并且就算去掉外部觸發輸入，CPLD依然以上電就觸發。
回復2樓asyou：

asyou · 發表于 2012-2-15 10:06:52

你的邏輯功能是什么？你是高電平觸發，有沒有復位？是不是你的邏輯有錯！比如說是時序邏輯搞成了組合邏輯！

xiaxuedehai323 · 發表于 2012-2-15 14:33:31

程序應該沒有問題，一共六套電路，其他四套都能正常運行，剩下兩套一上電就觸發。
程序有專門的復位部分，并且復位也通過電容電阻實現了。
整個電路實現的是負延遲為128K，采樣頻率為50KHz，存儲容量的4M的雙通道采樣。
回復4樓asyou：

asyou · 發表于 2012-2-16 14:07:26

那你更改一下你的觸發條件，比如說在上電的時候加一個延遲再產生一個使能！

[提問] CPLD有一個管腳不工作