<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • x
    x
    查看: 4460|回復: 9
    打印 上一主題 下一主題

    [提問] 誰知道

    [復制鏈接]
    跳轉到指定樓層
    樓主
    發表于 2012-2-15 22:58:58 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
    Verilog HDl和vhdl相比誰的優勢大一些
    沙發
    發表于 2012-2-16 18:13:08 | 只看該作者
    Verilog
    板凳
    發表于 2012-2-17 09:47:30 | 只看該作者
    Verilog語法簡單、明了,容易掌握!
    地板
    發表于 2012-2-17 21:38:32 | 只看該作者
    Verilog在國內用得相對多一些,而且更容易學。
    地下室
    發表于 2012-2-20 09:51:13 | 只看該作者
    Verilog更好吧,簡單易學,容易掌握~~~
    6
    發表于 2012-2-20 18:38:43 | 只看該作者
    看你的公司把,不國現在一般公司verilog'多些
    7
    發表于 2012-3-8 17:16:55 | 只看該作者
    打下醬油
    8
    發表于 2012-4-8 21:23:59 | 只看該作者
    看你做什么,IP CORE中兩種語言都有
    9
    發表于 2012-4-8 21:51:11 | 只看該作者
    Verilog
    10
    發表于 2012-4-8 22:35:03 | 只看該作者
    Verilog和VHDL的關系,有點類似于C語言和Pascal語言
    您需要登錄后才可以回帖 登錄 | 立即注冊

    本版積分規則

    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷