應用材料公司創新半導體芯片布線工藝：量產中首次使用釕,電阻最高降幅25%、襯墊厚度減少33%
發布時間：2024-7-10 14:40
發布者：eechina
|
來源：IT之家 應用材料公司（Applied Materials, Inc.）于 7 月 8 日發布新聞稿，宣布推出芯片布線創新技術，通過業內首次在量產中使用釕，讓銅芯片布線擴展到 2 納米節點及更高水平，且電阻最高降幅達到 25%。 IT之家附上相關視頻介紹如下： 當前芯片的晶體管規模已經發展到數百億級別，生產過程中需要使用微細銅線進行連接，總長度可能超過 95.5 公里。 現有主流芯片布線通常從一層介電材料薄膜開始，經過蝕刻工藝之后，形成可以填充銅細線的通道。 而在過去數十年發展中，業界的主要布線組合采用低介電常數薄膜和銅，蝕刻每一層低介電常數薄膜，以形成溝槽，然后沉積一層阻障層，防止銅遷移到芯片中造成良率問題。 
接著，在阻障層涂上一層襯墊，確保在最終的銅回流沉積過程中的附著力，從而緩慢地用銅填充剩余的體積，然后不斷迭代改進微縮、性能和功耗等等。 應用材料最新提出了增強版 Black Diamond，是現有 Black Diamond PECVD（等離子體增強化學氣相沉積）系列的最新產品。
這種新材料降低了最小的 k 值，微縮推進至 2 納米及以下，同時提供更高的機械結構強度，對將 3D 邏輯和存儲器堆棧升級到新的高度的芯片制造商和系統公司至關重要。 應材最新的整合性材料解決方案 IMS（Integrated Materials Solution），在一個高真空系統中結合了六種不同的技術，包括業界首創的材料組合，讓芯片制造商將銅布線微縮到 2 納米及以下節點。
該解決方案采用是釕和鈷（RuCo）的二元金屬組合，將襯墊厚度減少 33% 至 2nm，為無空隙銅回流產生更好的表面特性，此外線路電阻最高降幅 25%，從而提高芯片性能和功耗。 采用 Volta Ruthenium CVD（化學氣相沉積）技術的新型 Applied Endura Copper Barrier Seed IMS 已被所有領先的邏輯芯片制造商采用，并已開始向 3 納米節點的客戶發貨。 |
網友評論