<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • 英偉達在IEDM 2024大會上介紹未來AI加速器設計,計劃引入硅光子技術

    發布時間:2024-12-13 09:47    發布者:eechina
    關鍵詞: 英偉達 , AI加速器 , 硅光子
    近日,在2024 IEEE國際電子設備會議(IEDM)上,全球領先的圖形處理與人工智能計算技術提供商英偉達(NVIDIA)展示了其對未來人工智能(AI)加速器的創新設計。

    據英偉達介紹,其未來AI加速器的設計將引入硅光子技術(SiPh)作為I/O器件,這一革命性的變化將顯著提升數據傳輸速度和能效,同時減少模塊之間的信號傳輸距離,從而改善整體性能。硅光子技術的引入,標志著與傳統互連技術相比的一次重大飛躍,傳統互連技術一直受到銅制材料自然特性的限制。

    英偉達的新架構采用了垂直供電和多模塊設計,集成了硅光子I/O器件,并運用了3D垂直堆疊DRAM內存。在這一設計中,每個AI加速器復合體將包含四個GPU模塊,每個GPU模塊將與六個DRAM內存模塊垂直堆疊,并配備三組硅光子I/O器件。這種堆疊DRAM內存與GPU模塊之間實現了直接電氣連接,類似于AMD的3D V-Cache技術,但規模更大、集成度更高。

    具體來說,新架構需要12個硅光子I/O器件來實現芯片內和芯片間的連接,每個GPU模塊有三個連接,每層有四個GPU模塊。這種設計不僅提高了帶寬和能效,還有助于優化數據流,提升可擴展性和性能。

    英偉達表示,硅光子I/O技術的大規模制造將是一個特殊的挑戰,預計每月需要生產超過100萬個這類器件才能滿足需求。同時,英偉達還在探索創新的解決方案,以解決模塊堆疊帶來的散熱問題,并可能引入更先進的材料和技術來優化熱管理。

    盡管面臨諸多技術挑戰,英偉達仍表示,其新型AI加速器設計距離商業化還需要一段時間,預計將在2028年至2030年之間投入使用。
    本文地址:http://www.portaltwn.com/thread-878449-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • Dev Tool Bits——使用MPLAB® Discover瀏覽資源
    • Dev Tool Bits——使用條件軟件斷點宏來節省時間和空間
    • Dev Tool Bits——使用DVRT協議查看項目中的數據
    • Dev Tool Bits——使用MPLAB® Data Visualizer進行功率監視
    • 貿澤電子(Mouser)專區
    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷