高速PBC設計中揭秘DC-BIAS效應：電容“縮水”對電源噪聲的影響
發布時間：2025-5-12 14:09
發布者：edadoc2003
|
高速先生成員--黃剛 不可能吧？電容不還是那個電容嗎？為什么接到1V的直流電壓時和接到3.3V的直流電壓效果會不一樣？相信大多數粉絲都不知道這個point吧。的確，如果大家沒聽過DC-Bias這個名詞的話，估計是很難知道…… 電容在電源網絡中的應用主要就是充當去耦電容了，我們知道從電源芯片到用電芯片的漫長的電源鏈路中，會存在著大大小小不一樣的電容。原理就不用我們再再再一次重復說明了吧？額，算了，再說一次吧，去耦電容的作用就是降低電源地之間的阻抗，這樣的話當用電端電流波動的時候，在用電芯片處產生的噪聲就會減小。 今天我們就不過分的討論怎么仿真電源的PDN阻抗這事了。關注點放在電容到底在不同的直流電源中會不會有差異。什么意思呢？就是同一個電容接不同的直流電源去使用的時候有沒有區別！DC-Bias翻譯成中文，那就是直流偏置。 那到底要怎么知道電容的直流偏置特性對它的影響呢？其實也沒那么難了，只是很多人沒有去做，那就是去翻翻它的datasheet不就有了嘛。例如某個常用的0402封裝，1uF的電容。 再往下翻，就能看到它的DC-BIAS特性，如下： 哇！原來直流電壓對電容容值的影響竟然如此的大！每增加1V的直流電壓，容值差不多要減小10%�。�！ 看起來是挺嚇人的哈，不知道實際上對PDN阻抗的影響有多大呢？這個點感覺會有更多粉絲想知道吧。那我們通過一些渠道拿到了這個電容直流偏置電源0V、1V、2V到3V這4種case的S參數模型，就是下面的4個模型了。 那我們分別來看看這幾種case下電容的PDN阻抗曲線的差異，就是下圖展示的一樣了。 感覺還好吧，基本上不就重合了嘛，沒啥差異��？真的嗎？那是因為橫坐標和縱坐標都用了對數的形式來展示。我們分別放大兩個頻段的細節給大家看看，就知道了。 第一個是低頻時候的放大細節，如下�？梢钥吹皆诘皖l時，由于偏置電壓越高，容值越小，導致PDN阻抗變大，而且變大的幅度還是很多的！ 然后我們再來看看在諧振頻點附近的差異，直流偏置3V和0V來比，去耦諧振頻點差不多變化了2MHz，這其實是一個不算小的變化了。因為像板級電容的PDN阻抗優化，我們一般也就關注到20MHz而已！ 我們這篇文章簡單的介紹了DC-Bias的原理并用了一個電容來驗證了直流偏置對電容PDN阻抗的影響。當然目的就是讓大家了解到電容放在你手上和焊在電路板中不同電壓的電源網絡中是不一樣的哈，接入不同的直流電壓后，容值會發生變化，從而影響到PDN阻抗在低頻和諧振頻率的效果。那給我們設計或者仿真的啟發就是：如果對電源的PDN阻抗要求不是很高的情況下，不考慮偏置特性倒不一定出問題；反過來，如果本身的PDN要求就很嚴格，那么你就要嚴謹的去考慮它到底放到了1V還是2V的電源網絡中的情況了，因為從驗證結果上來看，不同電壓的PDN阻抗差異還是不能忽略的！ 問題：大家再復習下在PCB電源設計中哪些因素會影響用電芯片的PDN阻抗或者說是噪聲呢？ 關于一博科技： 一博科技成立于2003年3月，深圳創業板上市公司，股票代碼: 301366，專注于高速PCB設計、SI/PI仿真分析等技術服務，并為研發樣機及批量生產提供高品質、短交期的PCB制板與PCBA生產服務。致力于打造一流的硬件創新平臺，加快電子產品的硬件創新進程，提升產品質量。 |
網友評論