新思科技與英特爾深化EDA與IP合作，全球首發基于18A工藝的PowerVia背面供電代工方案
發布時間：2025-5-22 10:42
發布者：eechina
|
在近日舉行的英特爾代工Direct Connect 2025大會上，全球EDA與IP解決方案領導者新思科技（Synopsys）宣布與英特爾代工服務（Intel Foundry Services, IFS）達成深度合作，推出覆蓋Intel 18A及18A-P工藝節點的全棧式設計解決方案。雙方聯合實現業界首個商用PowerVia背面供電技術代工方案，并依托AI驅動的數字和模擬設計流程，為AI、高性能計算（HPC）及數據中心芯片提供從硅片到系統的全鏈路加速能力。 技術突破：AI驅動設計流程+PowerVia背面供電雙引擎 此次合作的核心亮點包括： AI驅動設計流程認證：新思科技數字和模擬設計流程已通過英特爾18A工藝認證，并針對18A-P工藝完成量產優化。其AI算法可動態調整晶體管級參數，將設計迭代周期縮短30%，功耗優化效率提升25%。 PowerVia背面供電商用化：作為全球首個支持PowerVia技術的EDA方案，新思科技通過熱效應感知功能實現供電網絡與信號互連的物理隔離，將芯片功耗降低18%，信號完整性提升40%。該方案已應用于英特爾18A工藝風險試產芯片，良率達到92%以上。 3D IC平臺協同優化：新思科技3DIC Compiler平臺無縫集成英特爾EMIB 2.5D與Foveros 3D封裝技術，支持UCIe接口自動布線與芯粒（Chiplet）互連驗證，可將多裸晶芯片系統設計周期壓縮50%。 
IP組合：覆蓋PCIe 7.0、224G以太網等下一代接口 為加速客戶產品上市，新思科技推出針對18A工藝的全場景IP組合： 高速接口IP：PCIe 6.0/7.0、224G以太網、UCIe 2.0，其中PCIe 7.0 IP基于PAM4調制技術，單通道速率達112GT/s，較PCIe 5.0提升4倍。 基礎IP與SLM IP：嵌入式存儲器、邏輯庫、IO庫及PVT傳感器，支持-40℃至125℃寬溫域工作，滿足車規級芯片需求。 芯片生命周期管理IP：內置硬件級安全引擎與實時健康監測模塊，可預測芯片退化并觸發動態修復。 生態協同：從18A到14A-E的代際演進 雙方合作已延伸至英特爾下一代工藝節點： 18A-P工藝量產準備：新思科技EDA工具包針對18A-P的RibbonFET晶體管與增強型PowerVia技術完成優化，支持0.6V超低電壓設計，能效比達18A工藝的1.3倍。 14A-E工藝早期協同：新思科技已啟動針對14A-E工藝的設計技術協同優化（DTCO），重點攻克PowerDirect直接觸點供電技術與1.8nm以下制程的光刻對準難題。 市場影響：重塑埃米級芯片競爭格局 據Counterpoint Research預測，2026年全球基于18A及以下工藝的AI芯片市場規模將突破120億美元，年復合增長率達65%。新思科技與英特爾的合作將直接推動： AI推理芯片能效革命：通過PowerVia技術與新思科技IP組合，AI推理芯片的每瓦性能（TOPS/W）可提升2倍，加速大模型在邊緣端的部署。 數據中心算力躍遷：基于18A工藝的HPC芯片支持每秒千萬億次浮點運算（PetaFLOPS），配合新思科技224G以太網IP，可構建單柜100TB/s帶寬的AI集群。 芯粒生態標準化：作為英特爾代工芯粒聯盟創始成員，新思科技將推動UCIe 2.0與3D IC平臺的互操作性標準，降低芯粒設計門檻。 行業評價：從工具鏈到生態鏈的范式升級 英特爾代工生態系統技術辦公室副總裁Suk Lee表示：“與新思科技的合作不僅限于工具鏈優化，更通過PowerVia、RibbonFET等創新技術的聯合攻關，實現了設計-制造-封裝的‘三域協同’�？蛻艨苫陔p方方案，在6個月內完成從架構定義到流片的全流程�！� 新思科技IP事業部高級副總裁John Koeter指出：“埃米級工藝對EDA與IP的要求已超越傳統PPA（功耗、性能、面積）范疇，需融入熱管理、應力分析、安全防護等多維度考量。我們的解決方案正是為此而生�！� |
網友評論