<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • x
    x

    Arteris推出升級版Multi-Die 解決方案,加速AI驅動芯片創新

    發布時間:2025-6-18 17:32    發布者:eechina
    關鍵詞: Multi-Die , 芯粒 , Arteris , 片上網絡 , NoC
    Arteris升級版 Multi-Die解決方案使半導體企業能夠縮短開發周期、擴展模塊化架構并提供差異化的AI性能,同時靈活應對行業發展趨勢。

    在人工智能計算需求重塑市場格局之際,致力于加速系統級芯片 (SoC) 開發的領先系統 IP 提供商 Arteris 公司(納斯達克股票代碼:AIP)今天宣布擴展其 Multi-Die 解決方案,為基于芯粒的快速創新提供基礎性技術支撐。

    Arteris 總裁兼首席執行官 K. Charles Janac 表示:“在芯粒時代,傳統單片式芯片設計已越來越難以滿足日益增長的計算需求。Arteris正通過基于行業標準、經過硅驗證的自動化解決方案,引領行業向芯粒時代轉型,實現IP核、芯粒與SoC之間的無縫集成。"

    摩爾定律(預測芯片晶體管數量每兩年翻倍)正在逐漸放緩。隨著半導體行業(尤其是受AI算力需求的驅動)加速提升性能與能效,基于multi-die系統的架構創新變得至關重要。Arteris推出的升級版Multi-Die解決方案,通過專為以下目標打造的一系列增強型技術應對這一行業轉型:實現可擴展的快速流片周期、滿足高性能計算需求、以及符合車規級關鍵任務設計要求。


    商業影響:從技術創新到市場加速

    Arteris的解決方案通過提供關鍵的片上網絡(NoC)IP技術——實現標準化晶粒間通信,并自動化關鍵SoC設計流程——顯著縮短了芯粒和SoC的設計周期,同時優化了功耗、性能與面積瓶頸。
    該擴展解決方案專為互操作性打造,支持通用芯;ミB標準(UCIe)、多種Arm AMBA協議、PCIe,并能與主流物理IP集成,從而確;谛袠I標準的強健生態系統兼容性。通過與主要EDA廠商及全球晶圓廠的深度集成,為芯片創新者和電子產品系統廠商提供開箱即用的解決方案。

    Arteris Multi-Die 解決方案的核心能力:

    •        經過硅驗證的非一致性FlexNoC IP支持相關行業標準,可與第三方商用晶粒間控制器及物理層接口(PHY)無縫集成。
    •        新增緩存一致性Ncore NoC IP功能可實現跨芯粒的緩存一致性讀寫操作,使應用軟件開發者能夠將multi-die系統視為單一硅片進行操作。

    •        優化的Magillem Connectivity自動化技術,支持從IP核與芯粒進行SoC組裝,降低人工集成易出錯帶來的項目風險。
    •        升級版Magillem Registers自動化方案,基于單一數據源實現從系統映射定義到驗證文檔的軟硬件協同集成。

    戰略發展勢頭

    作為全面支持芯片架構戰略的一部分,Arteris正與半導體價值鏈的領先企業展開合作,共同推動新一代 AI和汽車平臺發展:

    •        Arm正與Arteris展開合作,通過最新的AMBA CHI C2C互連協議標準及持續為共同服務的汽車半導體客戶、一級供應商和整車廠提供支持,共同推動可互操作的芯粒生態系統發展。
    •        Cadence正與Arteris合作,通過集成化、經過優化且符合標準的IP與EDA工具流程,助力客戶實現芯粒戰略目標,在顯著縮短上市周期的同時降低開發成本。
    •        Renesas在其第五代R-Car SoC平臺中采用Arteris Multi-Die技術,該平臺面向集成CPU、AI賦能NPU、車載信息娛樂GPU的先進駕駛輔助系統(ADAS),并能通過芯粒擴展進一步提升AI算力吞吐。
    •        RISC-V生態系統合作伙伴如SiFive和Tenstorrent正與Arteris合作,共同推進面向特定領域的IP與芯粒解決方案開發。

    "技術創新的快速步伐以及對先進實體AI芯片日益增長的需求正在重塑SoC設計,從單片式架構轉向基于芯粒的架構,” Cadence硅解決方案集團研發副總裁David Glasco表示,"通過與Arteris合作,我們正在加速基于芯粒的系統開發進程,優化關鍵性能指標并確保多晶粒間的無縫互操作性。我們不僅是在推動芯粒市場生態系統的形成,更是在開創其未來。"
    "隨著AI不斷突破性能和能效的極限,具備芯粒能力的單片式SoC已成為實現傳統SoC設計無法企及的集成度與可擴展性的關鍵," Renesas數字高性能計算SoC業務副總裁兼總經理Aish Dubey指出,"Arteris技術通過為我們第五代R-Car汽車芯片提供底層互連架構,在實現這一愿景中發揮著核心作用,推動著汽車創新的新時代。"

    "我們雙方已開展多年合作,致力于為希望采用我們產品打造頂級可擴展平臺的客戶降低風險、開發成本和時間周期,"SiFive垂直市場副總裁Ian Ferguson表示,"SiFive將Arteris的Multi-Die技術視為這一合作的天然延伸,并將從技術和商業層面全力支持其取得成功。"

    "成員企業采用UCIe IP進行芯粒設計的創新對構建廣泛的生態系統互操作性至關重要,"UCIe聯盟主席Debendra Das Sharma博士補充道,"Arteris的技術進步為基于UCIe的下一代開放、可擴展硅芯片奠定了更堅實的基礎。"


    為什么現在這很重要

    先進半導體能力對發展未來AI解決方案具有決定性意義,而Arteris的創新技術正發揮著關鍵作用。此次升級的Multi-Die解決方案使半導體企業能夠:壓縮開發周期、擴展模塊化架構、提供差異化的AI性能——同時精準契合行業演進趨勢。

    升級版 Arteris Multi-Die 解決方案現已面向早期試用合作伙伴開放。了解更多信息,請訪問 arteris.com/multi-die.

    本文地址:http://www.portaltwn.com/thread-889015-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • 深度體驗Microchip自動輔助駕駛應用方案——2025巡展開啟報名!
    • 我們是Microchip
    • 想要避免發生災難,就用MPLAB SiC電源仿真器!
    • 你仿真過嗎?使用免費的MPLAB Mindi模擬仿真器降低設計風險
    • 貿澤電子(Mouser)專區
    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷