Cypress CY8C38 PSoC處理器開發方案

發布時間：2012-5-8 12:27 發布者：1770309616

Cypress公司的PSoC CY8C38系列提供了一種新型的信號采集,信號處理和控制方法,并具有高精度,高帶寬和高靈活性等特點,具有高性能的單周期 8051 微處理器內核,是一個高性能的可配置數字系統, 工作頻率介于 DC 至 67 MHz 之間,在眾多消費、工業和醫學應用領域實現高度集成.本文介紹了CY8C38主要特性,簡化的框圖,可編程數字架構圖和模擬子系統框圖以及CY8CKIT-009 PSoC® CY8C38系列處理器模塊套件特性,電路圖,材料清單和PCB元件布局圖.

憑借其獨特的可配置模塊陣列，PSoC® 成為一個真正的系統級解決方案，可在單個芯片中提供微控制器單元 (MCU)、存儲器、模擬和數字外設功能。 CY8C38 系列提供了一種新型的信號采集、信號處理和控制方法，并具有高精度、高帶寬和高靈活性等特點。其模擬功能涵蓋了從熱電偶信號（接近直流電壓）到超聲波信號的廣泛信號范圍。 CY8C38 系列可以處理數十個數據采集通道以及每個通用輸入/ 輸出 (GPIO) 引腳上的模擬輸入。 CY8C38系列還是一個高性能的可配置數字系統，部分器件具有 USB、(I2C) 以及控制器區域網絡 (CAN) 等接口。除了通信接口之外，CY8C38 系列還具有易于配置的邏輯陣列，至所有 I/O 引腳的靈活路由，以及高性能的單周期 8051 微處理器內核。借助PSoC Creator ™這一基于層級的原理圖設計輸入工具，您可使用豐富的預建組件和布爾基元庫來輕松創建系統級設計。使用 CY8C38系列不僅可以實現模擬和數字材料表的集成，而且只需通過簡單的固件更新，即可輕松納入最新的設計變更。

CY8C38 系列的超低功耗閃存可編程片上系統 (PSoC.) 器件是可擴放的 8 位 PSoC 3 和 32 位 PSoC 5 平臺的一部分。 CY8C38 系列圍繞 CPU 子系統提供了多個可配置的模擬、數字和互連電路模塊。通過將 CPU 同高度靈活的模擬子系統、數字子系統、路由及 I/O相結合，可以在眾多消費、工業和醫學應用領域實現高度集成。

CY8C38主要特性:

 單周期 8051 CPU

 工作頻率介于 DC 至 67 MHz 之間

 乘法和除法指令

 上至 64KB 閃存程序存儲器，100,000 次寫循環，20 年保留時間和多種安全功能

 最高可達 8 KB 的糾錯碼 (ECC) 或配置閃存

 最高可達 8 KB 的 SRAM

 最高可達 2 KB 可電擦除可編程只讀存儲器 (EEPROM)，1 百萬次寫循環以及 20 年保留時間

 24 通道直接存儲器訪問 (DMA)，多層 AHB[1] 總線訪問

•可編程鏈式描述符和優先級

•支持高帶寬 32 位傳輸

 低電壓、超低功耗

 寬廣的工作電壓范圍： 0.5 V 到 5.5 V

 高效升壓調節器（輸入 0.5V，輸出 1.8V-5.0V）

 在 3 MHz 下為 0.8 mA，在 6 MHz 下為 1.2 mA，在 48 MHz下為 6.6 mA

 低功耗模式包括：

•1 μA 睡眠模式，提供實時時鐘和欠壓檢測 (LVD) 中斷

•200 nA 休眠模式，RAM 保留數據

 多功能 I/O 系統

 28 至 72 個 I/O（62 個 GPIO，八個特別輸入/ 輸出 (SIO)，兩個 USBIO[2]）

 可從任意 GPIO 路由至任意數字或模擬外設

 LCD 驅動從任何 GPIO，上至 46 × 16 段[2]

 任何 GPIO 均支持 CapSense®[3]

 1.2V 至 5.5V I/O 接口電壓，多達 4 個電壓域

 任何引腳或端口都可設置成可接受獨立的可屏蔽 IRQ

 施密特觸發器晶體管- 晶體管邏輯 (TTL) 輸入

 集電極開路模式高電平/ 低電平

 在上電復位 (POR) 時可配置 GPIO 引腳的狀態

 SIO 具有 25 mA 的灌電流能力

 數字外設

 20 至 24 個基于可編程邏輯器件 (PLD) 的通用數字模塊(UDB)

 Full CAN 2.0b RX 緩沖區（16 個）和 TX 緩沖區（8 個）[2]

 全速 (FS) USB 2.0 12 Mbps （采用內部振蕩器） [2]

 多達 4 個 16 位可配置定時器、計數器和 PWM 模塊

 實現FIR 和IIR 濾波器

 標準外設庫

•8、16、24 和 32 位定時器、計數器和 PWM

•SPI, UART、I2C

• 目錄中列出的許多其他外設

 高級外設庫

•循環冗余校驗 (Cyclic Redundancy Check, CRC)

•偽隨機序列 (Pseudo Random Sequence, PRS) 發生器

•本地互連網絡 (LIN) 總線 2.0

•正交解碼器

 模擬外設 (1.71 V  VDDA  5.5 V)

 -40 ℃ 至 +85℃ 時內部電壓參考為 1.024 V ± 0.1%

 具有 8 至 20 位分辨率的可配置 Delta-Sigma ADC

•采樣率最高可達 192 ksps

•可編程增益級： ×0.25 到 ×16

•12 位模式，192-ksps，66-dB 信噪比和失真比(SINAD)，±1 位 INL/DNL

•16 位模式，48 ksps，84-dB SNR，±2 位 INL，±1 位 DNL

 最多四個 8 位、8-Msps IDAC 或 1-Msps VDAC

 四個響應時間為 95 ns 的電壓比較器

 最多四個驅動能力為 25 mA 的未賦定（uncommitted）運算放大器

 最多四個可配置的多功能模擬模塊。配置示例包括可編程增益放大器 (PGA)、互阻放大器 (TIA)、混頻器，以及采樣和保持

 CapSense 支持

 編程、調試和跟蹤

 JTAG （4 線）接口，串行線調試 (SWD) （2 線）接口，以及單線瀏覽器 (SWV) 接口
 八個地址斷點和一個數據斷點

 4 KB 的指令跟蹤緩沖區

 支持通過 I2C、SPI、UART、USB 以及其他接口進行bootloader 編程

 高精度的可編程時鐘

 涵蓋整個溫度和電壓范圍的 3 至 62 MHz 內部振蕩器

 4 至 25 MHz 晶振，能夠實現晶振 PPM 精度

 能夠生成高達 67 MHz 的內部 PLL 時鐘

 32.768 kHz 監視晶振

 頻率為 1 kHz、33 kHz 和 100 kHz 的低功耗內部振蕩器

 溫度和包裝

 -40 ℃ 至 +85℃ 工業級溫度

 48 引腳 SSOP、48 引腳

圖1.CY8C38簡化的框圖

圖2.CY8C38 可編程數字架構圖

圖3.CY8C38模擬子系統框圖

CY8CKIT-009 PSoC® CY8C38系列處理器模塊套件

CY8CKIT-009 PSoC® CY8C38 Family Processor Module Kit

The CY8CKIT-009 PSoC® CY8C38 Family Processor Module is designed to evaluate and experiment with Cypress’s PSoC 3 programmable system-on-chip design methodology and architecture.

This processor module must be used in conjunction with the PSoC Development Kit (CY8CKIT-001請見:http://solution.eccn.com/solution_2012021011161979.htm) to create designs utilizing on-board DVK resources or compatible expansion boards. This kit provides you with an additional processor module to use with different projects.

套件包括:

PSoC® CY8C38 Family Processor Module

Kit CD, which includes: PSoC Creator™, PSoC Programmer, and Documentation

圖4.CY8CKIT-009 PSoC® CY8C38處理器套件外形圖

圖5.CY8CKIT-009 PSoC® CY8C38處理器電路圖

圖6.CY8CKIT-009 PSoC® CY8C38處理器PCB元件布局圖(頂層)

圖7.CY8CKIT-009 PSoC® CY8C38處理器PCB元件布局圖(底層)