搜索
熱門關鍵詞:
自動化
IR
發光二極管
模擬電路
仿真
手機版
官方微博
微信公眾號
登錄
|
免費注冊
首頁
新聞
新品
文章
下載
電路
問答
視頻
職場
雜談
會展
工具
博客
論壇
在線研討會
技術頻道:
單片機/處理器
FPGA
軟件/編程
電源技術
模擬電子
PCB設計
測試測量
MEMS
系統設計
無源/分立器件
音頻/視頻/顯示
應用頻道:
消費電子
工業/測控
汽車電子
通信/網絡
醫療電子
機器人
x
x
當前位置:
EEChina首頁
›
論壇
›
FPGA/CPLD
返回列表
查看:
4075
|
回復:
1
[提問]
在做芯片前段,寫代碼時要避免鎖存器嗎?
[復制鏈接]
109010118
109010118
當前離線
積分
1502
電梯直達
樓主
發表于 2012-7-26 22:53:40
|
只看該作者
|
倒序瀏覽
|
閱讀模式
貿澤電子有獎問答視頻,回答正確發放10元微信紅包
在寫RTL代碼時,要盡量避免鎖存器嗎?做芯片和
FPGA
有區別嗎?
有人說做ASIC的話,可以多用鎖存器。如果是用FPGA的話,盡量避免鎖存器。對嗎?為什么?
收藏
0
頂
0
踩
0
回復
舉報
asyou
asyou
當前離線
積分
6100
沙發
發表于 2012-7-31 14:09:00
|
只看該作者
這個要具體問題具體分析!
回復
支持
反對
舉報
返回列表
高級模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登錄后才可以回帖
登錄
|
立即注冊
本版積分規則
發表回復
回帖后跳轉到最后一頁
關于我們
-
服務條款
-
使用指南
-
站點地圖
-
友情鏈接
-
聯系我們
電子工程網
© 版權所有
京ICP備16069177號
| 京公網安備11010502021702
快速回復
返回頂部
返回列表
精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷