Synopsys的28納米DesignWare IP贏得第100項設計
發布時間：2012-9-20 16:04
發布者：eechina
|
新思科技公司（Synopsys）日前宣布： 該公司針對多家領先的晶圓代工廠優化的28納米工藝DesignWare IP已贏得第100項設計。其經過芯片生產驗證的28納米產品組合由多種廣泛使用的IP組成，包括用于USB、PCI Express、SATA、HDMI、DDR、MIPI的數�；旌夏K，以及數據轉換器、音頻編解碼器、嵌入式存儲器和邏輯庫，其中已有數千萬芯片單元在客戶產品中使用。Synopsys的28納米DesignWare IP產品，已全面通過了工藝和電壓溫度（PVT）變化下High-K金屬柵和PolySiON工藝的芯片特性測試，以確保設計的穩健性。憑借十多種不同的28納米工藝節點上的超過30款測試芯片成功流片，并憑借已量產的產品，Synopsys為設計者們提供了快速集成于諸如移動應用處理器，多媒體圖像聯網及存儲的SoC應用產品的IP解決方案，從而降低了設計風險及成本。 “作為一家成熟的IP供應商，Synopsys擁有在低至28納米的各種領先工藝節點上提供高質量IP產品的豐富經驗�！眲撘�電子（Global Unichip Corp；GUC）高級市場總監C Fu說道�！巴ㄟ^這些年與Synopsys的緊密合作，已經使GUC成功地將一系列28納米DesignWare IP集成到我們客戶最先進的SoC設計之中，在帶來出色的時序冗余與良品率的同時，滿足了功耗、性能和芯片面積等需求�！� 在SoC與IP的開發過程中，先進的工藝幾何尺寸帶來了額外的設計挑戰。在28納米工藝節點上，設計規則、漏電功率和I/O電壓，與40和65納米工藝有本質上的不同。為了滿足28納米的設計需求，Synopsys在對協議的支持及確�？煽窟\行的同時修正了其IP的關鍵設計參數。例如，為滿足制造的需求， Synopsys在其28納米IP產品上使用了兩倍于65納米工藝的嚴格的設計規則檢查，以及8倍于65納米工藝PVT 特征測試數量以確保測試完備性。此外，Synopsys采用了先進的低功率設計方法學來滿足低漏電要求。 Synopsys 使用了統計設計方法學用以開發其28納米DesignWare嵌入式存儲器，以解決設計易變性的挑戰并整合包括源偏置、雙電壓軌等多種電源管理功能，使高達70%的漏電功率得到抑制。DesignWare邏輯庫整合了多門限電壓和長溝道器件，以降低SoC的漏電功率。此外，邏輯庫都經過廣泛的PVT條件特征測試，使設計師能夠通過使用動態電壓和頻率比例（DVFS）技術來降低動態功率。這些功能與設計技術使設計師能夠成功地將28納米DesignWare IP集成到他們先進的SoC設計中，以改善性能、功率和面積結果。 “開發28納米 IP決不能掉以輕心。Synopsys已經在設計和驗證28納米IP產品上投入將近100名技術人員每年的開發力度，以確保其互通性和設計穩健性�！毙滤伎萍糏P與系統部市場營銷副總裁John Koeter說道�！癝ynopsys的用戶調查數據顯示，有將近50%的Synopsys客戶在其下一產品中將會使用28納米工藝，因此對于Synopsys來說在滿足設計者的時間需求下提供高質量28納米IP產品以使其獲得競爭優勢就變得尤為重要�！� 供貨 面向精選28納米工藝的USB 3.0、USB 2.0、DDR3/2、PCIe 2.0、SATA I/II/III、HDMI 1.4、MIPI M-PHY、MIPI D-PHY DesignWare物理層IP，以及各種嵌入式存儲器、邏輯庫和數據轉換器（模數轉換器和數模轉換器），現均可供貨。 28納米DesignWare音頻編解碼器計劃于2012年第四季度向早期采用者供貨。 |
網友評論