warning:conduit_end_1:interface has no singals 這是在component Editor 窗口中出現的，如何解決這個問題？
2011年03月25日 23:41
大家共同討論下在使用諸如QUARTUS之類開發程序時出現警告時怎么處理，對綜合后的線路有什么影響
2011年03月24日 15:49
現在正在看FPGA的硬件方面資料看到一頭霧水，幾百個接口，如何分配啊
2011年03月22日 10:52
今天，用MAX+PLUS210.2時，遇到一個很棘手的問題，創建一個文件夾后，創建項目保存放在新建的文件夾下面，進行圖形和文本輸入后，保存是，總是提醒那個新建的文件夾不存在，請高手指點~~~~在下 ...
2011年02月27日 15:57
請問有沒有相關的範例可以參考呢?
在ISE 或是 EDK上的實例都可以!!
想在FPGA上對SD卡做讀取檔案的動作!!
感謝各位大俠的分享~!!
小弟E-mail :
2011年02月11日 15:52
在設計中，用到一組90個數字量的輸入 輸出，選擇一片144管腳的CPLD，但是不用的IO口我應該怎么處理？
請高手指點 .
2011年02月10日 16:49
fpga如何解決加密問題
2011年01月31日 19:40
主要問題如題，但是更加詳細的是這樣的：
1、首先我是有一個CPLD—50MHZ，想產生一個3MHZ的分頻，當然是精確的，不然就會和其他時鐘產生偏移，如何產生？
2、我看網上說PLL可以實現，如何實現 ...
在做一個采集ccd圖像然后輸出到監視器的東西，后面輸出的視頻是pal制式的，時鐘是14.75m，前端的像素時鐘是25m，分辨率512*512想通過一片sdram作為緩存，有沒有什么好的方案。我想到的就是ccd-f ...
2011年01月26日 19:44
求書： 基于XILINX FPGA片上嵌入式系統的用戶IP開發
2011年01月25日 21:47
我的研究生畢設，是用xilinx公司的FPGA完成快速位同步，在spartan-3的開發板上跑通了。
導師讓我自己設計個實驗樣機。
可能要買v-5的芯片。我的功能，只要有晶振，一個sma輸出自測用的pcm編碼 ...
2011年01月24日 13:37
我用的FPGA開發板是Cyclone的EP1C6T144C8核心芯片，關于Verilog語言的數字鐘原程序，就是用六人數碼管，兩個做小時，兩個做分鐘，兩個做秒鐘的程序，請各位高手指點一下，非常感謝。
2011年01月18日 19:43
