<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • Xilinx 面向OpenCL、C和C++的SDAccel開發環境通過Khronos一致性測試

    發布時間:2015-1-16 09:40    發布者:eechina
    關鍵詞: SDAccel , OpenCL , 編譯器
    賽靈思公司面向OpenCL、C和C++ 的SDAccel 開發環境現已順利通過Khronos OpenCL 1.0標準一致性測試。OpenCL標準為軟件開發人員提供了一個統一的編程環境,使其能夠編寫高效且可移植的代碼,從而能夠在賽靈思FPGA上輕松加速各種算法。作為賽靈思SDx系列的最新成員,SDAccel包含一個面向OpenCL、C和C++語言的架構最優化編譯器,且實踐證明SDAccel相對于CPU或GPU將單位功耗性能提高達25倍,性能和資源利用率更是其他FPGA解決方案的3倍。  

    SDAccel開發環境結合了業界首款支持OpenCL、C和C++的架構最優化編譯器與多種庫、開發板,更為FPGA帶來完全類似CPU/GPU的開發和運行時間體驗。

    Khronos 組織總裁兼OpenCL工作組主席Neil Trevett 表示:“看到賽靈思對于異構系統并行編程OpenCL標準的支持,我們非常興奮。FPGA天然適用于計算密集型算法,在這類算法中,高吞吐量、低時延和低功耗是滿足系統要求的關鍵,F在整個OpenCL設計群體都能夠毫無障礙地獲益于賽靈思FPGA所帶來的優勢!

    供貨情況
    如需獲取SDAccel功能,敬請聯系您所在地區的銷售代表。如需了解更多信息,敬請訪問:china.xilinx.com/sdaccel。 該產品符合Khronos OpenCL 1.0規范要求。

    本文地址:http://www.portaltwn.com/thread-144765-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • Dev Tool Bits——使用MPLAB® Discover瀏覽資源
    • Dev Tool Bits——使用條件軟件斷點宏來節省時間和空間
    • Dev Tool Bits——使用DVRT協議查看項目中的數據
    • Dev Tool Bits——使用MPLAB® Data Visualizer進行功率監視
    • 貿澤電子(Mouser)專區

    相關視頻

    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷