<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • x
    x

    英特爾10nm設計規則初定,EUV技術恐錯過良機

    發布時間:2011-3-8 07:07    發布者:1770309616
    關鍵詞: 10nm , ASML , EUV技術 , Nikon , 微影
    英特爾公司正在計劃將目前的193nm浸入式微影技術擴展到14nm邏輯節點,此一計劃預計在2013下半年實現。同時,這家芯片業巨頭也希望能在2015年下半年于10nm邏輯節點使用超紫外光(EUV)微影技術進行生產。

    但英特爾微影技術總監Sam Sivakumar指出,超紫外光(EUV)微影技術正面臨缺乏關鍵里程碑的危機。

            盡管英特爾在距今4年前便已開始計劃10nm節點,但該公司目前正在敲定相關的制程設計規則,而EUV則遲遲未能參與此一盛晏!癊UV趕不及參與10nm節點設計規則的定義!盨ivakumar說。  Sivakumar表示,若生產工具順利在2012年下半年交貨,那么,EUV技術仍然很可能被應用在該公司的10nm節點。但即便如此,EUV技術的進度仍然落后。

           英特爾正在考慮兩家公司的EUV技術工具:ASML和Nikon。據報導,ASML公司即將為英特爾推出一款“預生產”的EUV微影工具。ASML公司的這款工具名為NXE:3100,它采用Cymer公司的光源。

           而Nikon日本總部和研發組織Selete則已開發了EUV alpha工具。今年或明年,ASML和Nikon應該都能推出成熟的EUV工具。

            盡管如此,對EUV技術而言,時間依然緊迫。EUV是下一代微影(next-generation lithography, NGL)技術,原先預計在65nm時導入芯片生產。但該技術一直被推遲,主要原因是缺乏光源能(power sources)、無缺陷光罩、阻抗和量測等基礎技術。

           先進芯片制造商們仍然指望能將EUV技術用在量產上,以努力避免可怕且昂貴的雙重曝光(double patterning)光學微影技術。然而,除了朝雙重曝光方向發展之外,芯片制造商們似乎別無選擇。專家認為,目前EUV主要瞄準16nm或更先進的節點。

    設計規則的規則

    英特爾在45nm節點使用干式193nm微影。在32納米則首次使用193nm浸入式生產工具,這部份主要使用Nikon的設備。 在22納米,英特爾將繼續使用193nm浸入式微影技術。這家芯片巨頭將在22nm節點的關鍵層同時使用ASML和Nkion的設備,預計2011下半年進入量產。

           而后在14nm,這家芯片制造商將繼續使用193nm浸入式微影加上雙重曝光技術,該公司稱之為兩次間距曝光(pitch splitting)。在一些會議上,英特爾曾提及在14nm節點使用五倍曝光(quintuple patterning)。該公司希望為14nm節點建立一條EUV試產線,但目前尚不清楚EUV技術所需的準備時間。

            英特爾已經確定其14nm節點的設計規則,有時甚至在產品量產前兩年便制訂完成!搬槍14nm的設計規則目前是確定的!盨ivakumar說。

           在65納米及以上制程,英特爾采用2D隨機和復雜的布局設計芯片。但在45nm時則很難再將2D隨機布局微縮。因此,在推進到45nm時,英特爾便轉移到1D的單向、柵格式(gridded)設計規則,他說。

          針對10nm節點,英特爾希望在非關鍵層使用193nm浸入式技術,以及在更復雜和更精細的線切割步驟中使用EUV!霸谶@些步驟中,EUV是我們的首要選擇,”他說。如果EUV尚未就緒,那么英特爾很可能會使用無光罩或193nm浸入式技術來處理線切割步驟。

          英特爾也已大致確立了其10nm設計規則,它將是基于1D單向、柵格式的設計。但難題是:英特爾的10nm設計規則必須以EUV或是193nm浸入式方案其中一種為主,他表示。

         EUV顯然趕不及英特爾的10nm節點設計規則定義時程了,他說。據報導,英特爾已開始制定基于193nm浸入式和多重曝光(multiple-patterning)的設計規則。

         當EUV工具就緒,英特爾可能會回頭重新定義設計規則。因此,實際上EUV仍有可能用于10nm節點。但若工具沒有準備好,英特爾就必須尋求其他的選擇。該公司的10納米設計規則將正式在2013年第一季抵定。
    本文地址:http://www.portaltwn.com/thread-57396-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • EtherCAT®和Microchip LAN925x從站控制器介紹培訓教程
    • MPLAB®模擬設計器——在線電源解決方案,加速設計
    • 讓您的模擬設計靈感,化為觸手可及的現實
    • 深度體驗Microchip自動輔助駕駛應用方案——2025巡展開啟報名!
    • 貿澤電子(Mouser)專區
    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷