|
|
簡單介紹直接數字頻率合成技術（DDS），利用DDS設計任意正弦波發生器；采用Verilog HDL語言進行實現，并在ISE 12.4開發環境設計，使用Synplify Pro 9.6.2進行綜合，用Modelsim SE 6.5進行仿真，下載到Spartan 3E系列FPGA芯片進行驗證。
目錄
摘要... 1
Abstract. 1
目錄... 2
第一章 前言... 3
第二章 DDS算法原理[1]
3
第三章
DDS算法的Verilog 實現... 5
3.1 DDS設計要求... 5
3.2
使用MATLAB定點正、余弦波形數值... 5
3.3將 coe 文件加載到BLOCKROM所生成的ROM中... 6
3.4 DDS的Verilog HDL的實現... 6
第四章
綜合和仿真... 8
4.1 使用ISE12.4和Synplify Pro 9.6.2分別進行綜合... 8
4.2 ISE12.4調用ModelSim進行仿真... 10
總結... 12
參考文獻... 12 |
|
發表于 2011-8-15 21:08:06
收藏
頂
踩
發表于 2011-8-16 08:43:50