<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • JEDEC或放寬HBM4高度限制, 在現有的鍵合技術中實現16層堆疊

    發布時間:2024-3-14 15:04    發布者:eechina
    關鍵詞: JEDEC , HBM4
    來源:EXPreview

    近年來,人工智能(AI)、高性能計算(HPC)和PC一直在推動高性能DRAM產品的研發,市場對HBM類DRAM的需求也在迅速增長。從去年下半年起,就不斷傳出有關下一代HBM4的消息,三星、SK海力士和美光三家主要存儲器制造商都加大了這方面的投入,以加快研發的進度。

    據ZDNet報道,JEDEC固態存儲協會可能會放寬HBM4在高度方面的要求,也就是最高的720微米的限制。為了降低三星、SK海力士和美光的制造難度,傳聞JEDEC可能將12層及16層堆疊的HBM4高度放寬至775微米,這意味著存儲器制造商可以在現有的鍵合技術中實現16層堆疊,無需轉向新的混合鍵合技術。

    目前無論是三星的TC NCF技術還是SK海力士的MR-RUF技術,都是使用凸塊實現層與層之間的連接。上個月三星宣布,已開發出業界首款HBM3E 12H DRAM,從過去的8層堆疊提高至12層堆疊,而且通過對TC NCF材料的優化,已經將間隙減低至7微米。不過要實現16層堆疊,厚度必然會繼續增加,現有的技術在原限定高度下很難實現這樣的操作。

    混合鍵合技術不需要凸塊,通過板載芯片和晶圓直接鍵合,讓層與層之間更加緊密,以減少封裝厚度。不過混合鍵合技術尚未成熟,而且相比現有的鍵合技術過于昂貴,因此現階段存儲器制造商還不太愿意采用。

    隨著JEDEC同意放寬HBM4的高度限制要求,一方面為混合鍵合技術爭取到了更多的開發時間,另一方面也加快了HBM4的商業化進程。
    本文地址:http://www.portaltwn.com/thread-853062-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • Dev Tool Bits——使用MPLAB® Discover瀏覽資源
    • Dev Tool Bits——使用條件軟件斷點宏來節省時間和空間
    • Dev Tool Bits——使用DVRT協議查看項目中的數據
    • Dev Tool Bits——使用MPLAB® Data Visualizer進行功率監視
    • 貿澤電子(Mouser)專區
    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷