<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • x
    x

    Intel承認在EUV光刻上犯錯:當年太自信

    發布時間:2022-10-15 10:13    發布者:eechina
    關鍵詞: Intel承 , EUV , 光刻
    來源:快科技

    最近幾年,臺積電及三星在半導體工藝上超越了Intel,后者在14nm節點之前都是全球最先進的半導體公司,然而在10nm節點面臨各種困難,給了對手可乘之機。

    Intel在這個過程中是如何被超越的?CEO基辛格日前接受了采訪,特別提到了Intel在EUV光刻工藝上的選擇錯誤。

    在EUV技術研發上,Intel是全球重要推手,ASML研發EUV光刻機也得到了Intel的不少幫助,但是Intel在10nm節點沒有選擇EUV光刻,而是嘗試了新的SAQP四重曝光技術,它們的目標是不依賴EUV光刻機也能生產先進工藝。

    基辛格表示,當初這個目標是很好的,然而SAQP曝光工藝非常復雜,成本高,隨著時間的推移,Intel站在了EUV錯誤的一邊,基辛格表示當時應該至少有一個并行的EUV戰略才對。

    基辛格所說的這個事其實就是過去幾年中Intel在10nm工藝上多次跳票的關鍵,這兩年才算是搞定了10nm工藝的量產,現在改名為Intel 7工藝。

    至于EUV工藝,Intel現在也重視起來了,跟ASML的合作很好,今年底量產的Intel 4工藝就是Intel首個EUV工藝,用于首發量產14代酷睿Meteor Lake,明年上市。
    本文地址:http://www.portaltwn.com/thread-803174-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • 想要避免發生災難,就用MPLAB SiC電源仿真器!
    • 你仿真過嗎?使用免費的MPLAB Mindi模擬仿真器降低設計風險
    • 利用模擬開發工具生態系統進行安全電路設計
    • Cortex-M4外設 —— TC&TCC結合事件系統&DMA優化任務培訓教程
    • 貿澤電子(Mouser)專區
    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷