<var id="fnfpo"><source id="fnfpo"></source></var>
<rp id="fnfpo"></rp>

<em id="fnfpo"><object id="fnfpo"><input id="fnfpo"></input></object></em>
<em id="fnfpo"><acronym id="fnfpo"></acronym></em>
  • <th id="fnfpo"><track id="fnfpo"></track></th>
  • <progress id="fnfpo"><track id="fnfpo"></track></progress>
  • <tbody id="fnfpo"><pre id="fnfpo"></pre></tbody>

  • x
    x

    摩爾定律不死 臺積電已在謀劃1nm工藝:下代EUV光刻機是關鍵

    發布時間:2022-10-31 11:43    發布者:eechina
    關鍵詞: 摩爾定律 , 臺積電 , 1nm , EUV , 光刻機
    來源:快科技

    在先進工藝上,臺積電今年底量產3nm工藝,2025年則是量產2nm工藝,這一代會開始使用GAA晶體管,放棄現在的FinFET晶體管技術。

    再往后呢?2nm之后是1.4nm工藝,Intel、臺積電及三星這三大芯片廠商也在沖刺,其中三星首個宣布2027年量產1.4nm工藝,臺積電沒說時間點,預計也是在2027年左右。

    1.4nm之后就是1nm工藝了,這個節點曾經被認為是摩爾定律的物理極限,是無法實現的,但是現在芯片廠商也已經在攻關中。

    臺積電已經啟動了先導計劃,傳聞中的1nm晶圓廠將落戶新竹科技園下屬的桃園龍潭園區,這意味著臺積電已經開始為1nm做規劃了,畢竟工廠需要提前一兩年建設。

    不過真正量產1nm還需要很長時間,其中關鍵的設備就是下一代EUV光刻機,要升級下一代的高NA(數值孔徑)標準,從現在的0.33 NA提升到0.55 NA,更高的NA意味著更分辨率更高,是3nm之后的工藝必備的條件。

    按照ASML的計劃,下一代EUV光刻機的試驗型號最快明年就開始出貨,2025年后達到正式量產能力,售價將達到4億美元以上。
    本文地址:http://www.portaltwn.com/thread-804211-1-1.html     【打印本頁】

    本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
    您需要登錄后才可以發表評論 登錄 | 立即注冊

    廠商推薦

    • Microchip視頻專區
    • EtherCAT®和Microchip LAN925x從站控制器介紹培訓教程
    • MPLAB®模擬設計器——在線電源解決方案,加速設計
    • 讓您的模擬設計靈感,化為觸手可及的現實
    • 深度體驗Microchip自動輔助駕駛應用方案——2025巡展開啟報名!
    • 貿澤電子(Mouser)專區
    關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
    電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
    快速回復 返回頂部 返回列表
    精品一区二区三区自拍图片区_国产成人亚洲精品_亚洲Va欧美va国产综合888_久久亚洲国产精品五月天婷